Verifica senza stimoli

Un'app formale completamente automatica per la ricerca di problemi che trova problemi profondamente nascosti a causa dei comuni errori di codifica RTL, Questa Inspect consente di eliminare un'ampia gamma di problemi senza un banco di prova.

L'app Questa Check Connect è una soluzione completamente automatizzata per verificare in modo esaustivo la connettività statica e dinamica senza richiedere la conoscenza di linguaggi formali o di specificazione delle proprietà.

Questa Increase Coverage è una soluzione formale automatica per ottenere più rapidamente la chiusura della copertura del codice, che risolve un fatto incontrovertibile di verifica: rimane sempre una parte del codice scoperto.

Le librerie Questa Formal VIP AMBA e OnChip migliorano la qualità e riducono i tempi integrando competenze in materia di protocolli e metodologie in pacchetti di asserzioni riutilizzabili che supportano le più diffuse interfacce standard del settore.

Questa Verify Property scopre in modo esaustivo eventuali errori di progettazione che possono verificarsi, senza bisogno di stimoli specifici per rilevare il problema. Ciò garantisce che il design verificato sia privo di problemi in tutti gli scenari di input legali.

L'app Questa Check Register automatizza la verifica esaustiva del comportamento del registro di controllo e di stato rispetto alle specifiche del registro CSV o IP-XACT.

L'app Questa Verify Secure è una soluzione completamente automatizzata per verificare in modo esaustivo che solo i percorsi specificati possano raggiungere elementi di archiviazione critici per la sicurezza o la sicurezza.

Questa Equivalent RTL confronta automaticamente le specifiche RTL e i blocchi di codice RTL di implementazione utilizzando un'analisi formale esaustiva. Non è richiesta alcuna conoscenza dei linguaggi formali o delle specifiche delle proprietà.

Questa Check X è un'applicazione automatizzata che elimina in modo esaustivo i problemi «X» a livello RTL senza un banco di prova.

La soluzione Siemens Questa Equivalent FPGA garantisce che i flussi di implementazione dell'FPGA, come la sintesi e le ottimizzazioni di luogo e percorso, non introducano errori funzionali.

Questa GapFree ottimizza la qualità dei design digitali dimostrando tutte le funzionalità per tutti gli input, il che porta a tassi di fuga dei problemi senza precedenti.

La verifica della progettazione di alto livello con l'espansione Questa HL-SYC aiuta a eliminare i problemi prima della sintesi avviando la verifica nelle prime fasi del flusso.

Questa Verify Trust utilizza un'analisi automatizzata per rilevare e segnalare problemi di vulnerabilità in materia di sicurezza.

Garantisce la conformità dei progetti RISC-V all'ISA e ai prerequisiti funzionali, accelerando la verifica eliminando la necessità della creazione di banchi di prova.

L'applicazione Questa FPU riduce significativamente il carico di lavoro di verifica, garantendo un allineamento accurato delle implementazioni in virgola mobile con i risultati desiderati.

L'applicazione Questa Analyze Fault è una soluzione basata sulla tecnologia formale Questa, che analizza i guasti iniettandoli e ne verifica formalmente l'esito per la sicurezza e la protezione dell'hardware.

Analyze Architecture è una soluzione rivoluzionaria che offre all'utente la possibilità di verificare se i sistemi hardware di grandi dimensioni sono conformi all'architettura specificata.

L'app Questa Post Silicon Debug sfrutta l'analisi formale e la sintesi delle proprietà per causare rapidamente i problemi logici all'interno di un SoC e dimostrare che le correzioni non interrompono nient'altro.