
Progettazione di acceleratori specifici per dominio con HLS
I sistemi integrati richiedono più potenza di calcolo di quella che possono fornire i processori. Gli acceleratori hardware offrono una soluzione. Questa sessione esplora HLS, trasformando C++ in RTL per ASICS/FPGA, con esempi reali di ML ed elaborazione delle immagini.
11 marzo alle 11 Sessione 4.4






































