Skip to main content
Questa pagina viene visualizzata utilizzando la traduzione automatica. Visualizzare la versione in inglese?

Panoramica

Supporto per Semiconductor Foundry

Flussi di processo specifici per la fonderia costruiti, testati e certificati.

Una mascherina blu con sopra il logo della fonderia.

Flussi di riferimento certificati Foundry

Siemens lavora a stretto contatto con le principali fonderie di semiconduttori che offrono la fabbricazione, l'assemblaggio e il test di pacchetti per certificare le sue tecnologie di progettazione e verifica.

Tecnologie TSMC 3DFabric supportate

Taiwan Semiconductor Manufacturing Company (TSMC®) è la più grande fonderia di semiconduttori dedicata al mondo. TSMC offre diverse tecnologie avanzate di packaging IC per le quali la soluzione di progettazione di imballaggi IC Siemens EDA è stata certificata.

La nostra continua collaborazione con TSMC ha portato con successo alla certificazione automatizzata del flusso di lavoro per la loro tecnologia di integrazione InFo che fa parte del Tessuto 3D piattaforma. Per i clienti comuni, questa certificazione consente lo sviluppo di prodotti finali innovativi e altamente differenziati utilizzando il miglior software EDA e tecnologie avanzate di integrazione degli imballaggi leader del settore.

I nostri flussi di lavoro automatizzati di progettazione Info_OS e Info_pop sono ora certificato da TSMC. Questi flussi di lavoro includono Innovator3D IC, Xpedition Package Designer, HyperLynx RDCe Calibre nMDRC tecnologie.

Fanout integrato (InFO)

Come definito da TSMC, InFo è un'innovativa piattaforma tecnologica di integrazione di sistemi a livello di wafer, con RDL (Re-Distribution Layer) e TIV (Through InFo Via) ad alta densità per interconnessioni e prestazioni ad alta densità per varie applicazioni, come mobile, calcolo ad alte prestazioni, ecc. La piattaforma InFo offre vari schemi di pacchetti in 2D e 3D ottimizzati per applicazioni specifiche.

Info_OS sfrutta la tecnologia InFo e presenta una larghezza/spazio di linea RDL di 2/2 µm a densità più elevata per integrare più chiplet logici avanzati per applicazioni di rete 5G. Consente pad pitch ibridi su SoC con un passo I/O minimo di 40 µm, un bump pitch C4 Cu minimo di 130 µm e InFO di dimensioni del reticolo > 2x su substrati >65 x 65 mm.

Info_pop, il primo pacchetto fan-out 3D a livello di wafer del settore, include RDL e TIV ad alta densità per integrare l'AP mobile con lo stacking di pacchetti DRAM per applicazioni mobili. Rispetto a FC_pop, Info_pop ha un profilo più sottile e migliori prestazioni elettriche e termiche grazie all'assenza di substrato organico e all'urto C4.

Chip su wafer su substrato (CoWoS)

Integra logica e memoria nel targeting 3D, nell'IA e nell'HPC. Innovator3D IC crea, ottimizza e gestisce un modello 3D dell'intero assemblaggio del dispositivo CoWoS.

Wafer on Wafer (WoW)

Innovator3D IC crea, ottimizza e gestisce un modello gemello digitale 3D che favorisce la progettazione e la verifica dettagliate.

Sistema su chip integrati (SoIC)

Innovator3D IC ottimizza e gestisce un modello gemello digitale 3D che guida la progettazione e quindi la verifica con le tecnologie Calibre.

A diagram showing the integration of HBM in xPD with various components and connections.

Principali tecnologie Intel Foundry

Intel sta sfruttando la sua esperienza nella progettazione e produzione di silicio per creare prodotti che cambiano il mondo per i suoi clienti.

Bridge di interconnessione multi-die integrato (EMIB)

L'Embedded Multi-die Interconnect Bridge (EMIB) è un piccolo pezzo di silicio incorporato in una cavità di substrato di un pacchetto organico. Fornisce un percorso di interfaccia die to die ad alta velocità e larghezza di banda elevata. Siemens fornisce un flusso di progettazione certificato dalla co-progettazione DIE/Package, alla verifica funzionale, al layout fisico, alla termica, all'analisi SI/PI/EMIR e alla verifica dell'assemblaggio.

Flusso di riferimento certificato UMC

United Microelectronics Corporation (UMC) fornisce un legame ibrido di alta qualità di die e wafer per l'integrazione di circuiti integrati 3D.

Esplora risorse aggiuntive