Eventi e webinar Siemens EDA

Costruire una solida base nella modellazione dei dati EDM. Scopri come EDM Library struttura e definisce i dati, collega gli oggetti tramite relazioni e riunisce questi concetti in un pratico modello di dati. Non è richiesta alcuna esperienza precedente.

Scopri come Siemens EDA e IEEE CEDA DATC stanno accelerando la ricerca accademica EDA con i primi benchmark P&R pubblici di Aprisa su testcase aperti e PDK, riproducibili tramite GitHub, presentati all'ICCAD-2025 per la ricerca da RTL a GDS.

Catapult AI NN fornisce un flusso automatico che parte da un modello di rete neurale Python e genera un acceleratore hardware RTL, che consente una rapida esplorazione della progettazione per ottimizzare gli obiettivi PPA.

Scopri come utilizzare le best practice di Xpedition EDM e HyperLynx per migliorare la gestione dei dati di simulazione, semplificare i flussi di lavoro di verifica e creare un thread digitale tracciabile tra progettazione e verifica dei PCB.

Sfide relative ai vincoli temporali relativi al DFT: questo flusso rappresenta una soluzione che integra Gencellicon con Tessent DFT per la generazione di vincoli strutturati, la convalida automatica e la propagazione coerente.

Scopri come Tessent MemoryBist integra l'ECC per aumentare la resa di produzione: mascheramento dei bit ECC, prevenzione dei test escape e riparazione assistita da ECC come soluzione autonoma o abbinata a ridondanza per l'affidabilità del sistema.

Ottieni informazioni specifiche su Questa 2026.1: prestazioni di regressione più rapide, nuove funzionalità di visibilità del debug e miglioramenti della chiusura della copertura per far fronte alla crescente complessità dell'ambiente UVM/SystemVerilog.

In questo webinar, mostreremo come i componenti aggiuntivi adattabili Le consentano di estendere Xpedition Standard su richiesta: analisi dell'integrità del segnale prima e dopo il layout (powered by HyperLynx), progettazione rigid-flex e co-progettazione avanzata ECAD-MCAD.

Scopri come le strategie di clock gating con reportistica basata su moduli identificano le opportunità di ottimizzazione a cascata all'interno dei percorsi fan-in e fan-out e massimizzano i watt risparmiati per ora di progettazione, consentendo una progettazione a basso consumo.

Scopri come il linguaggio PSS Le consente di specificare l'intento di verifica e utilizzare Questa One per creare test casuali per Lei; e questi possono essere «realizzati» per essere eseguiti su varie piattaforme, strumenti e fasi di verifica.

Esplora l'architettura e la microarchitettura SoftMax per bilanciare prestazioni, area e risorse per l'inferenza edge. Scopri i flussi di lavoro di progettazione FPGA agili per stare al passo con gli algoritmi in evoluzione.

Scopri come Questa One Sim accelera la simulazione con tecnologia ParallelSIM, PSS integrato, risolutore di vincoli VHDL, esclusioni automatiche dalla copertura del codice e altro per RTL, simulazioni a livello di gate e copertura.

Questo webinar introdurrà il protocollo UALink, concentrandosi sulla sua architettura e sulle caratteristiche chiave che consentono sistemi di intelligenza artificiale scalabili; poi approfondirà le funzionalità essenziali di Siemens Avery UALink Verification IP.

Questo webinar introdurrà il protocollo UALink, concentrandosi sulla sua architettura e sulle caratteristiche chiave che consentono sistemi di intelligenza artificiale scalabili; poi approfondirà le funzionalità essenziali di Siemens Avery UALink Verification IP.

Scopri la sintesi di alto livello e i suoi vantaggi nella produzione rapida e accurata di acceleratori hardware. Tratteremo la progettazione e la verifica dettagliate dell'algoritmo Wake Word utilizzando HLS.

I flussi di lavoro isolati creano colli di bottiglia che rallentano i cicli di progettazione e compromettono la qualità. Questo webinar introduce un nuovo approccio agli ambienti di verifica sinergici utilizzando l'ecosistema integrato di Questa™ developer/IVE.

Scopri come Aprisa AI e il sistema EDA AI di Siemens aumentano la produttività da RTL a GDS di 10 volte, l'efficienza del tempo di calcolo di 3 volte e il PPA del 10%, con ML & RL, IA generativa e agentica per l'apprendimento accelerato e l'automazione del flusso di lavoro EDA.

Questo webinar mostra come Questa One Property Assist trasforma i prompt degli utenti in prompt LLM ottimizzati, recupera le soluzioni fornite da LLM e presenta le migliori proprietà SVA generate per l'utente.

Questo webinar presenta Questa One Sim CX, un'innovativa soluzione di simulazione basata sulla copertura che rivoluziona la verifica UVM automatizzando l'inferenza della copertura e dello stimolo, indirizzando la generazione verso le aree scoperte.

Scopri come la soluzione Questa One DFT Verification, combinata con Tessent Silicon Lifecycle Solutions, offre un'evoluzione dell'esperienza utente e delle prestazioni per affrontare queste sfide emergenti di verifica.

Scopri come Questa One Sim FX ottimizza le campagne sui guasti con funzionalità di ottimizzazione degli elenchi di errori e classificazione dei test, una perfetta integrazione con gli ambienti di test bench esistenti e funzionalità complete di analisi dei guasti.

Scopri come Questa Verification IQ Testplan Author si integra con gli strumenti di gestione del ciclo di vita delle applicazioni (Siemens Polarion e Jama) per fornire una soluzione di tracciabilità collaborativa che trasforma il suo flusso di lavoro di verifica

Questa sessione ha introdotto una soluzione trasformativa di piattaforme connesse con approcci basati sui dati e integrazione dell'intelligenza artificiale per affrontare le sfide affrontate dalle interdipendenze, dai limiti e dall'efficienza della forza lavoro e dal controllo della qualità.

In questo webinar, esploreremo come la classificazione funzionale dei guasti migliora la copertura dei difetti. Scopri i vantaggi dell'integrazione della classificazione funzionale dei guasti nei processi DFT, risolvendo in particolare i guasti non verificabili mediante test di scansione.

Questa sessione ha riguardato Avery Verification IP for Ethernet 1.6T, Infiniband, UAlink e UEC; ha fornito una copertura completa del protocollo, scalabilità e debug avanzato per verificare progetti complessi per la connettività di nuova generazione.

Questo webinar approfondirà il ruolo fondamentale della verifica della sicurezza dell'hardware, spiegando perché è essenziale per proteggere i moderni progetti FPGA da RTL fino al bitstream FPGA. In primo piano: Bitwise di Red Balloon Security

In questo webinar, esploreremo la potenza del codice di debug e della copertura funzionale mentre la simulazione RTL è ancora in esecuzione e come l'analisi interattiva della copertura può portare a una progettazione e un avvio del banco di prova significativamente più rapidi.

Questa sessione mostrerà come accelerare l'analisi delle cause principali e ridurre i tempi di debug con Questa Verification IQ Regression Navigator, una soluzione di verifica basata sui dati collaborativa di nuova generazione basata su browser.