Eventi e webinar Siemens EDA

In this webinar, we’ll show how adaptable add-ons let you extend Xpedition Standard on demand: pre- and post-layout signal integrity analysis (powered by HyperLynx), rigid-flex design, and advanced ECAD–MCAD co-design.

Scopri come le strategie di clock gating con reportistica basata su moduli identificano le opportunità di ottimizzazione a cascata all'interno dei percorsi fan-in e fan-out e massimizzano i watt risparmiati per ora di progettazione, consentendo una progettazione a basso consumo.

Scopri come il linguaggio PSS Le consente di specificare l'intento di verifica e utilizzare Questa One per creare test casuali per Lei; e questi possono essere «realizzati» per essere eseguiti su varie piattaforme, strumenti e fasi di verifica.

Esplora l'architettura e la microarchitettura SoftMax per bilanciare prestazioni, area e risorse per l'inferenza edge. Scopri i flussi di lavoro di progettazione FPGA agili per stare al passo con gli algoritmi in evoluzione.

Scopri come Questa One Sim accelera la simulazione con tecnologia ParallelSIM, PSS integrato, risolutore di vincoli VHDL, esclusioni automatiche dalla copertura del codice e altro per RTL, simulazioni a livello di gate e copertura.

Questo webinar introdurrà il protocollo UALink, concentrandosi sulla sua architettura e sulle caratteristiche chiave che consentono sistemi di intelligenza artificiale scalabili; poi approfondirà le funzionalità essenziali di Siemens Avery UALink Verification IP.

Questo webinar introdurrà il protocollo UALink, concentrandosi sulla sua architettura e sulle caratteristiche chiave che consentono sistemi di intelligenza artificiale scalabili; poi approfondirà le funzionalità essenziali di Siemens Avery UALink Verification IP.

Scopri la sintesi di alto livello e i suoi vantaggi nella produzione rapida e accurata di acceleratori hardware. Tratteremo la progettazione e la verifica dettagliate dell'algoritmo Wake Word utilizzando HLS.

I flussi di lavoro isolati creano colli di bottiglia che rallentano i cicli di progettazione e compromettono la qualità. Questo webinar introduce un nuovo approccio agli ambienti di verifica sinergici utilizzando l'ecosistema integrato di Questa™ developer/IVE.

Scopri come Aprisa AI e il sistema EDA AI di Siemens aumentano la produttività da RTL a GDS di 10 volte, l'efficienza del tempo di calcolo di 3 volte e il PPA del 10%, con ML & RL, IA generativa e agentica per l'apprendimento accelerato e l'automazione del flusso di lavoro EDA.

Questo webinar mostra come Questa One Property Assist trasforma i prompt degli utenti in prompt LLM ottimizzati, recupera le soluzioni fornite da LLM e presenta le migliori proprietà SVA generate per l'utente.

Questo webinar presenta Questa One Sim CX, un'innovativa soluzione di simulazione basata sulla copertura che rivoluziona la verifica UVM automatizzando l'inferenza della copertura e dello stimolo, indirizzando la generazione verso le aree scoperte.

Scopri come la soluzione Questa One DFT Verification, combinata con Tessent Silicon Lifecycle Solutions, offre un'evoluzione dell'esperienza utente e delle prestazioni per affrontare queste sfide emergenti di verifica.

Scopri come Questa One Sim FX ottimizza le campagne sui guasti con funzionalità di ottimizzazione degli elenchi di errori e classificazione dei test, una perfetta integrazione con gli ambienti di test bench esistenti e funzionalità complete di analisi dei guasti.

Scopri come Questa Verification IQ Testplan Author si integra con gli strumenti di gestione del ciclo di vita delle applicazioni (Siemens Polarion e Jama) per fornire una soluzione di tracciabilità collaborativa che trasforma il suo flusso di lavoro di verifica

Questa sessione ha introdotto una soluzione trasformativa di piattaforme connesse con approcci basati sui dati e integrazione dell'intelligenza artificiale per affrontare le sfide affrontate dalle interdipendenze, dai limiti e dall'efficienza della forza lavoro e dal controllo della qualità.

In questo webinar, esploreremo come la classificazione funzionale dei guasti migliora la copertura dei difetti. Scopri i vantaggi dell'integrazione della classificazione funzionale dei guasti nei processi DFT, risolvendo in particolare i guasti non verificabili mediante test di scansione.

Questa sessione ha riguardato Avery Verification IP for Ethernet 1.6T, Infiniband, UAlink e UEC; ha fornito una copertura completa del protocollo, scalabilità e debug avanzato per verificare progetti complessi per la connettività di nuova generazione.

Questo webinar approfondirà il ruolo fondamentale della verifica della sicurezza dell'hardware, spiegando perché è essenziale per proteggere i moderni progetti FPGA da RTL fino al bitstream FPGA. In primo piano: Bitwise di Red Balloon Security

In questo webinar, esploreremo la potenza del codice di debug e della copertura funzionale mentre la simulazione RTL è ancora in esecuzione e come l'analisi interattiva della copertura può portare a una progettazione e un avvio del banco di prova significativamente più rapidi.

Questa sessione mostrerà come accelerare l'analisi delle cause principali e ridurre i tempi di debug con Questa Verification IQ Regression Navigator, una soluzione di verifica basata sui dati collaborativa di nuova generazione basata su browser.

Questa sessione approfondirà le funzionalità avanzate dell'IP di verifica PCIe Gen 7 di Avery, tra cui la creazione dinamica di banchi di prova, la sofisticata generazione di traffico, l'iniezione di errori e i controlli di conformità del protocollo

Questo webinar si concentrerà sull'uso di SafetyScope durante tutto il ciclo di progettazione della sicurezza: fase architettonica, fase RTL e fase post-sintesi. Dimostrazioni: metriche FIT e ISO 26262, e se l'analisi raggiungesse l'ASIL B, elenchi di guasti ottimizzati.

Il debug dei banchi di prova può essere una sfida, quindi questo webinar mostrerà le funzionalità per semplificare e accelerare il processo, come il line stepping di base, il monitoraggio dinamico delle variabili, il debug dei vincoli e la visualizzazione della topologia UVM

Questo webinar Le fornirà metodi completi di sicurezza e conformità per soddisfare i requisiti attuali ed emergenti per i progetti FPGA utilizzando il controllo di equivalenza FPGA da RTL a Bitstream.

Questa sessione esplorerà le potenti funzionalità di Smart Regression di Questa Verification IQ Regression Navigator di Siemens EDA, una soluzione di verifica collaborativa di nuova generazione basata su browser e basata sui dati AI/ML.

Questo webinar mostrerà i limiti della verifica del modello di riferimento C++ FPU esistente rispetto a un flusso alternativo che utilizza il controllo formale delle proprietà per verificare efficacemente i progetti FPU; garantendone l'accuratezza e l'affidabilità.

Scopri il ruolo dell'AI/ML nell'aumento della produttività delle verifiche. L'IC automatizzato migliora la qualità e lo sviluppo di RTL. La verifica formale di sicurezza previene il danneggiamento dei dati. Scopri gli ultimi progressi della simulazione RTL.

Scopri come il nuovo cambio di paradigma AI/ML in tutto il settore sta consentendo aumenti della produttività della verifica funzionale con Questa One.

Si unisca a noi per discutere degli standard di interfaccia AI/ML e di come l'IP e i flussi di verifica di nuova generazione di Avery consentano ai team RTL di verificare i progetti di protocolli ad alte prestazioni per 3DIC e SoC. Migliora le sue strategie di verifica!

Questo evento unico offre ai partecipanti un luogo in cui entrare in contatto con colleghi, porre domande agli esperti e parlare con i fornitori che offrono un'ampia varietà di prodotti e servizi.

Questo seminario gratuito della Verification Academy mostrerà come sfruttare l'IP di verifica di nuova generazione per verificare rapidamente i progetti di protocollo ad alte prestazioni utilizzati sui 3DIC e SoC odierni. Pranzo gratuito incluso.

l'osmosi offre un'opportunità unica per entrare in contatto e interagire con esperti di ricerca e sviluppo e altri partecipanti. Se possiede una narrazione convincente dei successi, Le rivolgiamo cordialmente un invito a svelarlo a osmosi.

La conferenza Verification Futures offre una combinazione unica di presentazioni, mostre, training e sessioni di networking di settore dedicate alla discussione delle sfide affrontate nella verifica hardware e software.

Dalle esperienze immersive basate sull'intelligenza artificiale alla leadership di pensiero sul palco del DAC, Siemens sta ridefinendo ciò che è possibile nell'EDA. Si unisca a noi al DAC 2025 per esplorare l'innovazione in azione.

Faccia clic per apprendere nuove tecnologie e tecniche che può adottare oggi per aumentare la produttività di progettazione e verifica e per avere un'anteprima della nostra tabella di marcia.

Faccia clic per apprendere nuove tecnologie e tecniche che può adottare oggi per aumentare la produttività di progettazione e verifica e per avere un'anteprima della nostra tabella di marcia.

La serie di eventi sull'osmosi è una piattaforma dinamica per lo scambio dei successi ottenuti attraverso l'applicazione di tecniche formali per superare le sfide di verifica e il collegamento con i nostri esperti di ricerca e sviluppo e gli utenti finali.

Join us at DVCon US: attend our short workshops, luncheon, papers, and poster sessions. Visit us in booth 301 to learn how Siemens can help you engineer a smarter future faster.

Digitalization for defense, innovation that targets your mission.  Attend one of our technical sessions, stop by our booth or set-up an appointment with our team.

Visit us at multiple locations across Embedded World, see live demos and hear from our partner ecosystem. 

Discover how advanced digitalization, automation, and software are transforming electronics manufacturing. Experience how we connect design, engineering, production, and automation into one continuous digital thread.

This talk will describe how to use High-Level Synthesis (HLS) to develop customized AI accelerators, targeted at ASIC or FPGA technology. Learn how you can practically deploy AI inferencing in your edge systems.

Driving Innovations in Test from Design to Device" explores how advanced DFT strategies, like shift-left approaches and in-system testing with Tessent, ensure semiconductor reliability amidst increasing complexity.

This seminar explores how AI enhances productivity and decision-making across PCB design, simulation, verification, and manufacturing. Join experts for practical insights!

Si unisca a noi al nostro evento in Nord America, un ambiente dedicato allo scambio di idee, informazioni e best practice che Le consentono di assumere la leadership nel suo ruolo e raggiungere il successo con i suoi clienti.

Si unisca a noi a Monaco, dove le sessioni tecniche condivise tra pari saranno condivise su una vasta gamma di argomenti in modo da poter esplorare nuovi concetti o approfondire la sua area di competenza principale.

Scopra le ultime tecnologie di verifica, ottenga informazioni dagli esperti e faccia rete con colleghi per promuovere progetti più intelligenti e superare le sfide nel settore dei semiconduttori.

Scopri come la tecnologia, le prestazioni e l'integrazione dell'IA senza pari di Siemens Calibre favoriscono l'innovazione nella verifica fisica. Si unisca a noi per imparare dai leader del settore e migliorare la sua esperienza nella progettazione avanzata di semiconduttori!