Ösztönző nélküli ellenőrzés

A Formal Inspection egy teljesen automatikus hivatalos problémakezelő alkalmazás, amely mélyen rejtett problémákat talál a gyakori RTL kódolási hibák miatt. A Formal Inspection lehetővé teszi a problémák széles skálájának kiküszöbölését tesztpad nélkül.

A Questa One SFV kapcsolódási elemzése egy teljesen automatizált megoldás a statikus és dinamikus kapcsolat kimerítő ellenőrzésére anélkül, hogy formális vagy tulajdonságspecifikációs nyelveket igényelne.

A Questa Increase Coverage Coverage egy automatikus formális megoldás a kódlefedettség gyorsabb lezárására, amely megoldja az ellenőrzés vitathatatlan tényét: a fedetlen kód egy része mindig megmarad.

A hivatalos VIP AMBA és OnChip könyvtárak javítják a minőséget és csökkentik az ütemterveket azáltal, hogy a protokoll- és módszertani szakértelmet újrafelhasználható állítások csomagjaiba építik, amelyek támogatják a népszerű iparági szabványos interfészeket.

A Questa One SFV tulajdonságellenőrzés kimerítő módon felfedezi az esetleges tervezési hibákat, anélkül, hogy konkrét ösztönzésre lenne szükség a probléma észleléséhez. Ez biztosítja, hogy az ellenőrzött tervezés minden jogi bemeneti forgatókönyvben problémamentes legyen.

A Questa One SFV nyilvántartási elemzés automatizálja a vezérlés és állapotnyilvántartás viselkedésének kimerítő ellenőrzését a CSV vagy IP-XACT regiszter specifikációkkal szemben.

A Questa One SFV Security elemzése egy teljesen automatizált megoldás annak kimerítő ellenőrzésére, hogy csak a megadott útvonalak érhetik el a biztonsági vagy biztonsági szempontból kritikus tárolóelemeket.

A Questa One SFV RTL ekvivalencia kimerítő formális elemzés segítségével automatikusan összehasonlítja az RTL specifikációt és az implementációs RTL kódblokkokat. Nincs szükség formális vagy tulajdonspecifikációs nyelvek ismeretére.

Az X-érzékenységi elemzés a Questa One SFV-n belül egy automatizált megoldás, amely kimerítő módon kideríti az „X” problémákat RTL szinten tesztpaddal nélkül.

A Siemens Questa Equivalent FPGA megoldás biztosítja, hogy az FPGA implementációs folyamatok, mint például a szintézis és a hely és útvonal optimalizálása, ne vezetjenek be funkcionális hibákat.

A Gap Free ellenőrzés optimalizálja a digitális tervek minőségét azáltal, hogy bizonyítja az összes bemenet összes funkcionalitását, ami soha nem látott alacsony problémák elkerülési arányához vezet.

A Questa HL-SYC bővítéssel végzett magas szintű tervezés-ellenőrzés segít kiküszöbölni a szintézis előtti problémákat azáltal, hogy az ellenőrzést az áramlás korai szakaszában

A Questa One SFV Trust Analysis automatizált elemzést alkalmaz a biztonsági biztonsági problémák észlelésére és jelentésére.

Biztosítja, hogy a RISC-V tervek megfeleljenek az ISA-nak és a funkcionális előfeltételeknek, felgyorsítva az ellenőrzést azáltal, hogy kiküszöböli a tesztpadok létrehozásának szükségességét.

A Questa One SFV FPU elemzés jelentősen minimalizálja az ellenőrzési munkaterhelést, biztosítva a lebegőpontos implementációk pontos összehangolását a kívánt eredményekhez.

A hibavédelmi elemzés egy formális technológián alapuló megoldás, amely befecskendezéssel elemzi a hibákat, és formálisan ellenőrzi azok eredményét a hardver biztonsága és biztonsága szempontjából.

A Questa Post Silicon Debug alkalmazás kihasználja a formális elemzést és a tulajdonságszintézist, hogy gyorsan kiváltsa a logikai problémákat a SoC mélyén, és bizonyítsa, hogy a javítások nem törnek meg semmi mást.