Gencellicon szoftverportfólió

A Gencellicon a Siemens EDA időzítő lezárási és korai tervezési termékcsalád, amely átfogó megoldást kínál, amely felgyorsítja az időzítés lezárását a tervezési tevékenységek teljes spektrumában, beleértve:

1. Időzítési korlátok létrehozása, összeállítása, tanúsítása, hivatalos validálása és kezelése többmódú megközelítéssel
2. Korai tervezés az optimális partíciós forgatókönyvek előrejelzése, a PPA mutatók becslése és a korai alaprajz kidolgozása érdekében
3. CTS előtti és CTS utáni órajelzés, beleértve az órakivételeket és a ferde csoportok definícióit tartalmazó CTS-útmutató fájl létrehozását

Ahogy a SoC-tervek egyre összetettebbé válnak — a több funkció integrációja és a szigorúbb PPA-követelmények miatt — a tervezők számos költséges és időigényes iterációval szembesülnek a funkcionalitás, a teljesítmény és a gyárthatóság optimalizálása érdekében.

Az időzítési korlátok kidolgozása és validálása kritikus fontosságú a végrehajtási folyamat minden szakaszában. A tervezőknek különféle kényszerstílusokat kell létrehozniuk és kezelniük a különböző feladatok támogatásához.

Az óratervezés egyre bonyolultabbá válik a növekvő chip-funkcionalitással, ami jelentős erőfeszítéseket igényel az elemzés, az elbocsátások kiküszöbölése és a CTS-motor optimális órafa szerkezet felé irányítása érdekében.

A Gencellicon csomag a chipfejlesztés és az időzítés lezárásának legfontosabb kihívásaival foglalkozik a tervezési folyamat automatizálásával és felgyorsításával. A baloldali váltású módszertannal párosítva kiszámíthatóbb és hatékonyabb SoC tervezési ciklusokat tesz lehetővé — csökkentve a költségeket, az ütemezést és a tervezési iterációkat. Ezenkívül megkönnyíti a kiváló minőségű RTL feliratkozást, minimalizálva a szintézisből vagy a P&R-ből az RTL-re történő átdolgozás kockázatát.