Co-conception FPGA/PCB

Intégration des flux

L'optimisation des E/S est étroitement intégrée au flux de conception de Xpedition Enterprise, accessible à tout moment du projet via un onglet de l'environnement de conception schématique de Xpedition. Les bases de données des schémas, de la disposition des circuits imprimés et des FPGA sont synchronisées grâce à l'assistant de synchronisation. Cela permet aux utilisateurs de mieux contrôler le flux de données de conception du projet. De plus, les utilisateurs de schémas peuvent décider quand les données FPGA (nouvelles ou mises à jour) doivent être transférées vers la conception du PCB. Avant de commencer le placement ou le routage sur le circuit imprimé, l'optimiseur d'E/S permet de planifier les étages en utilisant les données du projet Xpedition dans la fenêtre du plan pour une meilleure affectation initiale. Les résultats peuvent ensuite être exportés vers l'environnement de mise en page de Xpedition. Les composants FPGA sont gérés au niveau du projet ou de la bibliothèque de l'entreprise.

Regroupement de signaux

Des groupes de signaux peuvent facilement être créés pour gérer la complexité des signaux des FPGA à grand nombre de broches et accélérer le processus d'attribution des broches. Chaque groupe peut définir les interfaces de certaines fonctions matérielles à implémenter ultérieurement dans le FPGA. Ces groupes peuvent être traités comme des entités HDL distinctes dans l'outil. Les groupes de signaux peuvent être créés manuellement via l'interface graphique ou extraits d'un fichier HDL (Verilog ou VHDL).

Partitionnement par épingles

En regroupant les broches dans les banques d'E/S du FPGA, l'optimiseur permet une plus grande flexibilité dans l'attribution des broches. Les avantages du partitionnement des broches incluent une meilleure planification des connexions aux circuits imprimés, la génération de symboles personnalisés et la minimisation des règles d'échange de broches au sein du groupe, ce qui permet de mieux contrôler l'optimisation des broches et de mieux démêler le réseau. De plus, les groupes de signaux peuvent être affectés à une partition en tant qu'entité unique, ce qui évite d'avoir à diviser les groupes de signaux entre les banques d'E/S. L'interface graphique rend la gestion des partitions de broches dans l'outil intuitive et simple.

Affectation des signaux et des épingles

Attribuer manuellement des centaines de signaux HDL aux broches des FPGA, tout en respectant strictement les règles des fournisseurs de FPGA est un défi pour tous. Pour y remédier, l'optimiseur d'E/S fournit aux utilisateurs une interface graphique intuitive regorgeant de fonctions utiles. Il s'agit notamment de l'attribution automatique, de la supervision des normes de signal, de l'attribution par simple glisser-déposer, de la prise en charge des opérations sur des ensembles d'objets et du filtrage dynamique. Grâce à cela, l'attribution des broches de signal est une opération simple. Chaque modification apportée à l'attribution des broches est gérée dans le flux intégré du FPGA et est maintenue de manière cohérente puisque l'optimiseur se situe entre les flux du FPGA et du PCB, communiquant toutes les modifications apportées de part et d'autre.

Génération automatique de pièces et de symboles

La nature même des FPGA nécessite une approche différente du processus de génération de symboles. La logique FPGA peut changer plusieurs fois au cours du projet et les symboles doivent rester cohérents avec ces modifications. Les utilisateurs disposent d'un ensemble de fonctionnalités puissantes qui permettent de créer des symboles facilement, rapidement et sans erreur, tout en leur permettant de contrôler totalement le processus de création des symboles. Par rapport à la création manuelle de symboles, le temps passe de quelques heures ou jours à quelques minutes.

Planification des étages

Une phase importante du processus de conception des circuits imprimés concerne le placement et l'orientation des composants sur la carte elle-même. La planification des sols peut être effectuée avant et pendant le processus de mise en page des circuits imprimés. Les concepteurs ont l'avantage évident de pouvoir modifier l'affectation des broches des FPGA dès le début du projet.

Démêler la ligne de filet

• L'attribution des codes PIN de signal peut être automatiquement optimisée tout en respectant les règles et les contraintes spécifiques aux épingles. Cela permet de démêler la ligne de filet de manière très efficace, ce qui se traduit par :
• Nombre de couches réduit
• Minimisation des problèmes d'intégrité du signal
• Des budgets de chronométrage accrus
• Minimisation de la longueur des traces sur le PCB
• Temps de trajet beaucoup plus rapide du FPGA in situ sur la carte.

L'optimiseur d'E/S garantit un échange de broches sans erreur pendant le processus d'attribution du signal. Le démêlage peut être effectué à partir des données de mise en page de Xpedition ou bien plus tôt lors de la planification des étages. De plus, il est entièrement compatible entre les épingles, les évasions de goupilles, les points de fin de trace et les cibles d'itinéraire.

FPGA multi-instance

Dans la plupart des cas, le même FPGA possède différentes fonctions logiques partagées entre les projets ou même au sein d'un seul projet. L'optimiseur d'E/S prend pleinement en charge ces situations et cela se fait automatiquement pendant le développement du projet. Les FPGA représentés par différents symboles fonctionnels dans le rapport de nomenclature sont répertoriés avec les codes du fournisseur.

Optimisation multi-FPGA

Il est presque impossible d'optimiser les connexions entre deux ou plusieurs appareils FPGA sans cette technologie de pointe. L'algorithme d'optimisation évalue toutes les combinaisons de connexions possibles pour obtenir l'interconnexion optimale, en minimisant les croisements de réseaux liés à l'attribution initiale et en augmentant le taux d'achèvement des itinéraires. L'optimiseur d'E/S FPGA inclut une optimisation multi-FPGA de série.