HyperLynx Schematic Analysis élimine le besoin de révisions manuelles des schémas et améliore l'efficacité globale du flux de travail en proposant des révisions schématiques automatisées en parallèle à la capture des designs. En adoptant un flux de conception « du premier coup », HyperLynx Schematic Analysis réduit les coûts de développement, de test et de garantie, en éliminant 50 à 70 % des modifications de conception causées par des erreurs de schéma et de mauvaises pratiques de conception.
HyperLynx Schematic Analysis permet une inspection complète de tous les réseaux sur un schéma à l'aide d'une vaste bibliothèque de composants de modèles intelligents. L'analyse des schémas permet aux équipes de conception d'économiser des centaines d'heures d'inspection visuelle et de débogage en laboratoire en analysant chaque filet d'un schéma. Cette analyse s'exécute rapidement avant votre objectif de gel des schémas, de sorte que la mise en page puisse commencer avec le plus de certitude quant au succès du premier passage.
HyperLynx Schematic Analysis ne s'appuie pas sur une bibliothèque de symboles comme le ferait un correcteur de schémas natif ; elle extrait le numéro de pièce du fabricant de chaque composant directement dans votre nomenclature et fait référence à une bibliothèque créée à partir des fiches techniques des fournisseurs pour détecter des problèmes tels que les défaillances du déclassement des condensateurs, les symboles incorrects, les commandes manquantes, etc. L'analyse schématique identifie ces problèmes sans nécessiter de longs efforts manuels. Le résultat final est une représentation graphique compacte des situations critiques, des défauts et des avertissements, à partir de laquelle vous pouvez passer directement au schéma pour les résoudre à la volée.
L'analyse des schémas est réalisée en parallèle à la capture du design, les erreurs étant mises en évidence directement sur le schéma. Cela peut également être effectué sur des modèles électroniques après leur mise sur le marché afin d'améliorer la qualité du design électronique, d'augmenter le rendement et de réduire les retours de produits.
Principales vérifications des règles
- Vérification étendue complète du réseau (via des résistances en série, des commutateurs, un couplage AC)
- Vérification complète de l'interface multicarte et du backplane
- Contrôles de compatibilité des E/S pour les seuils maximum, minimum et logique
- Erreurs d'adresse et de bus de données (MSB vers LSB, source du bus, etc.)
- Vérifie les exigences passives externes
- Identification par code PIN obligatoire non connectée
- Vérification de la connexion entre le plan d'alimentation et le plan de terre
- Contrôles de connectivité différentiels
- Validation de la connectivité IO Net (pilote/récepteur manquant)
- Tests de compatibilité des fonctions des broches (réinitialisations, échange I2C, etc.)
- Incompatibilité des symboles (par rapport à la fiche technique)
- Condensateurs, résistances et diodes de déclassement
... Et bien d'autres
