Tessent DefectSim est un simulateur de défauts au niveau du transistor pour les circuits analogiques, à signaux mixtes (AMS) et numériques sans balayage. Il mesure la couverture des défauts et la tolérance aux défauts et est parfait pour les circuits intégrés à volume élevé et à haute fiabilité.
Améliorez la sécurité, la qualité des tests et les délais d'AMS. Tessent DefectSim remplace l'évaluation manuelle de la couverture des tests dans les circuits AMS, en générant des données objectives pour orienter les améliorations nécessaires pour répondre aux normes de qualité et de sécurité fonctionnelle et aux objectifs de couverture des tests.
Basé sur les techniques d'injection de défauts au niveau des transistors utilisées dans TestKompress Cell-Aware ATPG pour les circuits numériques scannables, DefectSim convient aux blocs de circuits industriels contenant des centaines ou des milliers de transistors.
Générez un résumé répertoriant la couverture des défauts pondérée en fonction de la probabilité, l'intervalle de confiance et une matrice répertoriant chaque défaut et indiquant s'il a été détecté par une limite de test défaillante ou par une sortie numérique.
Réduisez considérablement le temps total de simulation par rapport à la simulation de tests de production et de listes de mise en page extraites à plat dans SPICE classique sur des processeurs parallèles.
Nous avons évalué Tessent DefectSim sur plusieurs circuits intégrés automobiles et a conclu qu'il s'agissait d'une solution hautement automatisée et flexible qui permet d'améliorer les techniques de test et de conception pour les tests et nous permet d'améliorer de manière mesurable la couverture des défauts des tests analogiques.
Découvrez le rôle de la simulation analogique des défauts dans la sécurité fonctionnelle des automobiles et explorez les défis, les applications, les avantages et l'impact de la simulation de défauts analogique sur la conception des puces et la conformité aux normes de sécurité.
