Skip to main content
Cette page est générée par traduction automatique. Voulez-vous afficher la version originale en anglais ?

Conception de FPGA

Votre flux de conception de FPGA est-il prêt pour la nouvelle catégorie de designs ciblant les FPGA complexes les plus récents ? Avez-vous du mal à utiliser des outils ponctuels qui ne fonctionnent pas ensemble ? Êtes-vous en mesure d'atteindre vos objectifs de QoR avec le budget souhaité ? Vos équipes chargées des PCB et des FPGA peuvent-elles collaborer pour respecter les contraintes générales du système ?

Le flux complet de conception des FPGA de Siemens EDA

Les solutions de conception FPGA de Siemens EDA fournissent une plateforme intégrée de conception de FPGA, de synthèse, de vérification, de vérification d'équivalence et de conception de circuits imprimés qui accélère les conceptions de FPGA, de leur création à leur intégration, en répondant aux objectifs de QoR de conception et aux exigences de contraintes du système.

Un organigramme illustrant le processus de conception des FPGA Siemens.
Tendances et technologies

Nouvelle catégorie de conceptions et de méthodologies FPGA

Les FPGA sont de plus en plus utilisés sur des segments de marché en évolution rapide (tels que la 5G, le ML et l'IA) et dans des conceptions critiques pour la sécurité et la haute fiabilité. Cette catégorie de modèles nécessite l'utilisation de méthodologies plus récentes, telles que l'atténuation HLS ou SEE. De plus, il est difficile de déboguer et de vérifier ces grands designs.

Conception de FPGA sûre et fiable

Pour les conceptions critiques en matière de sécurité, Precision Hi-Rel propose des mécanismes de sécurité (détecter, masquer, atténuer) afin de réduire la probabilité d'apparition et de propagation d'erreurs logicielles dues aux radiations, aux vibrations ou à d'autres conditions environnementales.

Accélérez la conception en C++/SystemC sur les FPGA

Une intégration étroite et une meilleure estimation arithmétique des opérateurs entre Catapult et l'outil Precision FPGA Synthesis sont essentielles pour obtenir une QoR optimale et accélérer la fermeture de conception pour les conceptions C++/SystemC.

La simulation au niveau de la porte est-elle trop lente ?

L'intégration entre FormalPro et l'outil Precision FPGA Synthesis permet de vérifier très rapidement la netlist synthétisée au niveau de la porte par rapport à des modèles RTL dorés dotés de DSP et de RAM complexes.