Skip to main content
Cette page est générée par traduction automatique. Voulez-vous afficher la version originale en anglais?

Vue d'ensemble

Catapult Design Checker

Catapult propose des analyses structurales et formelles pour valider l'exactitude de vos conceptions C++/SystemC avant la synthèse. Évitez les problèmes de conception liés à des lectures de mémoire non initialisées, à des accès hors limites à des tableaux, à des instructions de commutation incomplètes et aux problèmes de QoR qui peuvent survenir lors du codage pour HLS.


La vérification au C++ permet de réduire les coûts de 80 %

promotion de Catapult Design Checker
PRINCIPALES CARACTÉRISTIQUES

Lint formel et statique pour C++/SystemC

Catapult Design Checker propose plusieurs modes de vérification qui vous évitent de devoir déboguer les problèmes de conception par simulation. Les problèmes de codage, les problèmes de QoR et les éventuelles incohérences et ambiguïtés entre C++/SystemC et RTL sont détectés rapidement et donnent des informations précises quant à la source et à la cause.

TROUVER DES PROBLÈMES DE TRAVAIL

Static Lint pour QoR

Avec Catapult Design Checker, il est facile de trouver les problèmes de codage les plus courants avant la synthèse.

static lint for QoR flow : avec Catapult Design Checker, il est facile de trouver les problèmes courants en matière de codage avant la synthèse.
Mode de vérification personnalisé

Concentrez-vous sur des problèmes spécifiques

Catapult Design Checker permet à l'utilisateur de personnaliser et de hiérarchiser les contrôles afin de se concentrer sur les problèmes urgents tout en réduisant le bruit des problèmes déjà connus.

Organigramme montrant les étapes du processus de vérification personnalisé, avec des flèches reliant différentes formes et différents éléments de texte.

Êtes-vous prête à discuter de Design Checker ?

Si vous avez des questions, nous aurons les réponses !

Envoyez-nous un e-mail

Formation à la demande Catapult

La bibliothèque de formation à la demande Catapult High-Level Synthesis (HLS) contient un ensemble de parcours d'apprentissage avec des modules destinés à initier les ingénieurs au HLS et à la vérification de haut niveau.

Groupe de synthèse et de vérification de haut niveau

Un groupe pour discuter des subtilités de la conception et de la vérification à l'aide des outils Siemens EDA HLS et HLV. Participez à la discussion sur les nouveaux sujets, les fonctionnalités, le contenu et les experts techniques.

HLS Libs

Un ensemble de bibliothèques gratuites et ouvertes implémentées en C++ standard pour une conception matérielle et logicielle précise au bit par bit. C'est une communauté ouverte d'échange de connaissances et de propriété intellectuelle sur le HLS qui peut être utilisée pour accélérer la recherche et la conception.

Blog sur la conception et la vérification HLS

Blog sur les méthodologies et techniques de conception et de vérification de synthèse de haut niveau (HLS) de nouvelle génération.

Catapult Support

Accédez à une documentation détaillée, à des communiqués, à des ressources et plus encore.

EDA Consulting

Vous aider à obtenir un impact commercial maximal en relevant des défis technologiques et commerciaux complexes grâce à une combinaison unique d'expérience en matière de développement et de conception et d'expertise méthodologique.