Synthèse et vérification de haut niveau de Catapult

Catapult possède le plus large portefeuille de solutions de conception matérielle pour le C++ et la synthèse de haut niveau (HLS) basée sur SystemC. Le mode multi-VT sensible à la physique de Catapult, avec estimation et optimisation à faible consommation, ainsi qu'une gamme de solutions de vérification de pointe font de Catapult HLS bien plus qu'un simple « C vers RTL ».

Prochains événements HLS & HLV Bibliothèque de ressources HLS et HLV

Catapult High-Level Synthesis Solutions

Les

solutions de synthèse de haut niveau Catapult offrent la prise en charge des langages C++ et SystemC, l'indépendance des FPGA et des ASIC, l'estimation et l'optimisation de la puissance des ASIC, ainsi que les dernières nouveautés en matière de zone multi-VT à conscience physique et d'optimisation des performances pour améliorer vos conceptions.

C++/SystemC Synthesis

Un flux HLS complet utilisant C++ ou SystemC comme entrée de conception et ciblant de manière optimale les implémentations ASIC, eFPGA ou FPGA adaptées à la fréquence et à la technologie cible.

Solutions à faible consommation

En ce qui concerne la conception précoce de l'exploration spatiale, l'estimation de la puissance et l'optimisation pour le RTL ASIC à faible consommation, Catapult génère un RTL hautement efficace qui est optimisé avec notre PowerPro la technologie sous le capot.

Image vectorielle d'une catapulte avec des parties étiquetées telles que « Bras », « Contrepoids » et « Déclencheur ».

Solutions d'IA

Catapult AI améliore le HLS pour accélérer l'exploration de la conception, l'analyse de quantification et la prévision des performances, de la puissance et de la surface.

Catapult High-Level Verification Solutions

Accélérez votre flux de vérification de haut niveau (HLV) grâce à des méthodes connues et fiables à l'aide de la plateforme Catapult HLV. Réduisez les délais et les coûts globaux de vérification de votre SoC jusqu'à 80 % grâce à une vérification de conception de haut niveau, à une couverture code/fonctionnelle et à des méthodes statiques et formelles.

Catapult Coverage

Couverture de

code compatible HLS, y compris la prise en charge de la couverture des déclarations, des branches, des conditions, des expressions (FEC) et de l'accès aux baies, ainsi qu'une couverture fonctionnelle inspirée de SystemVerilog avec prise en charge des groupes de couverture, des points de couverture, des bacs et des croix.

Catapult Formal Verification Tools

Identifiez formellement les erreurs, les ambiguïtés et les problèmes de conception des problèmes ou les erreurs liées aux contraintes de l'utilisateur dès le début du processus HLS. Même avec des différences de synchronisation et d'interfaces, Catapult Formal permet la vérification et un flux de fermeture de couverture.

SLEC System

Vérifiez l'exactitude de RTL par rapport à vos modèles de haut niveau à l'aide de SLEC. Permettre de prouver que la spécification et l'implémentation sont identiques malgré des différences de langage, de synchronisation ou d'abstraction.

Vérification de haut niveau

Questa HL-SystemC

La vérification de conception de haut niveau avec l'extension Questa HL-SYC permet d'éliminer les problèmes avant la synthèse en démarrant la vérification plus tôt dans le flux.