Synthèse et vérification de haut niveau Catapult

Catapult possède le plus large portefeuille de solutions de conception matérielle pour le C++ et la synthèse de haut niveau (HLS) basée sur SystemC. Le mode multi-VT de Catapult, sensible à la réalité physique, avec estimation et optimisation à faible consommation, ainsi qu'une gamme de solutions de vérification de pointe font de Catapult HLS bien plus qu'un simple « C vers RTL ».

Prochains événements du HLS et du HLV Bibliothèque de ressources HLS et HLV

Solutions de synthèse de haut niveau Catapult

Les solutions de synthèse de haut niveau Catapult offrent la prise en charge des langages C++ et SystemC, l'indépendance des FPGA et des ASIC, l'estimation et l'optimisation de la puissance des ASIC, ainsi que les dernières nouveautés en matière de zone multi-VT à prise en charge physique et d'optimisation des performances pour améliorer vos conceptions.

Synthèse C++/SystemC

Un flux HLS complet utilisant C++ ou SystemC comme entrée de conception et ciblant de manière optimale les implémentations ASIC, eFPGA ou FPGA adaptées à la fréquence et à la technologie cible.

Solutions à faible consommation

En ce qui concerne les premières phases de conception, l'exploration spatiale, l'estimation de la puissance et l'optimisation pour le RTL ASIC à faible consommation, Catapult génère un RTL très efficace optimisé grâce à notre technologie PowerPro intégrée.

Une image vectorielle d'une catapulte avec des éléments étiquetés tels que « Bras », « Contrepoids » et « Trigger ».

Solutions d'IA

Catapult AI améliore le HLS pour accélérer l'exploration des conceptions, l'analyse quantifiée et les performances, ainsi que la prédiction de la puissance et de la surface.

Solutions de vérification de haut niveau Catapult

Accélérez votre flux de vérification de haut niveau (HLV) à l'aide de méthodes connues et fiables grâce à la plateforme Catapult HLV. Réduisez le délai et les coûts globaux de vérification de votre SoC jusqu'à 80 % grâce à une vérification de conception de haut niveau, à une couverture code/fonctionnelle et à des méthodes statiques et formelles.

Catapult Coverage

Couverture de code compatible HLS, y compris la prise en charge des déclarations, des branches, des conditions, des expressions (FEC) et de la couverture d'accès aux tableaux, ainsi qu'une couverture fonctionnelle inspirée de SystemVerilog avec prise en charge des groupes de couverture, des points de couverture, des bacs et des croix.

Outils de vérification formelle Catapult Formal Verification

Détectez formellement les erreurs, les ambiguïtés et les problèmes de conception des problèmes ou les erreurs liées aux contraintes de l'utilisateur dès le début du processus HLS. Malgré les différences de synchronisation et d'interface, Catapult Formal permet la vérification et un flux de fermeture de couverture.

Système SLEC

Vérifiez l'exactitude de RTL par rapport à vos modèles de haut niveau à l'aide du SLEC. Permettre de prouver que la spécification et la mise en œuvre sont identiques malgré les différences de langage, de synchronisation ou d'abstraction.

Vérification de haut niveau

Questa HL-SystemC

La vérification de haut niveau de la conception grâce à l'extension Questa HL-SYC permet d'éliminer les problèmes avant la synthèse en commençant la vérification plus tôt dans le flux.