La Taiwan Semiconductor Manufacturing Company (TSMC) a été la pionnière du modèle commercial de fonderie pure play. En choisissant de ne pas concevoir, fabriquer ou commercialiser de produits semi-conducteurs sous son propre nom, la clé du succès de TSMC a toujours été de se concentrer sur le succès de ses clients. Les semi-conducteurs fabriqués par TSMC desservent une clientèle mondiale vaste et diversifiée, avec un large éventail d'applications utilisées sur de nombreux marchés finaux, notamment les smartphones, l'informatique haute performance, l'Internet des objets (IoT), l'automobile et l'électronique numérique grand public.
TSMC
L'Alliance TSMC EDA réduit les obstacles liés à la conception qui empêchent les clients d'adopter les technologies de procédé TSMC. En tant que partenaire de l'Alliance EDA, Siemens EDA travaille en étroite collaboration avec les équipes technologiques de conception de TSMC pour répondre aux besoins de conception communs des clients en proposant de nouvelles fonctionnalités de l'outil EDA conformes à la feuille de route de développement de processus avancés de TSMC, ainsi qu'en mettant en œuvre la méthodologie de conception de TSMC dans les flux de référence. Grâce à cette collaboration, TSMC et Siemens EDA permettent à leurs clients communs de mieux atteindre leur objectif de PPA en moins de temps.
Alliance TSMC EDA
Tableau de couverture TSMC
Portefeuille de circuits intégrés Siemens EDA | Vérification physique | Motifs doubles ou multiples | Correspondance des motifs | LVS | Extraction parasitaire | PERC | Power Integrity et EM | Remplir¹ | Custom Design | Lieu et itinéraire | Simulation de circuits |
Classe 14 Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | FOUETTE | ✔ | | ✔ | | | ✔ |
Classe 16 Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ESSUYER | ✔ | | ESSUYER | ✔ |
3 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ESSUYER | ✔ | ✔ |
16 nm/12 mm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 um/0,11 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0,18 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔ : certifiée ; WIP : en cours (en janvier 2026)
[1] : Calibre SmartFill est POR (Plan of Record) en dessous de 20 nm et Dummy Fill est supérieur à 20 nm.
● : Les fichiers techniques seraient fournis par Siemens pour les nœuds de processus qui n'ont pas encore été certifiés. Veuillez contacter l'équipe produit d'Aprisa pour vos demandes.
Certification du flux de travail IC Packaging
Notre collaboration continue avec TSMC a abouti à la certification des flux de travail automatisés pour leur technologie d'intégration INFo, qui fait partie du Tissu 3D plateforme. Pour les clients communs, cette certification permet de développer des produits finaux innovants et très différenciés en utilisant le meilleur logiciel EDA de sa catégorie et des technologies avancées d'intégration d'emballages de pointe.
Nos flux de conception automatisés Info_OS et Info_POP sont désormais certifiée par le TSMC. Ces flux de travail incluent IC Innovator3D, HyperLynx DRC, et Calibre NmDrC technologies.
Fanout intégré (Info)
Selon la définition de TSMC, iNFO est une plateforme technologique innovante d'intégration de systèmes au niveau des plaquettes, qui intègre le RDL (couche de redistribution) haute densité et le TIV (via InInfo Via) pour une interconnexion haute densité et des performances pour diverses applications, telles que la téléphonie mobile, l'informatique haute performance, etc. La plateforme Info propose différents schémas de packages en 2D et 3D optimisés pour des applications spécifiques.
Info_OS tire parti de la technologie InInfo et propose une densité de ligne RDL de 2/2 µm plus élevée pour intégrer plusieurs puces logiques avancées pour les applications réseau 5G. Il permet des pas de pad hybrides sur SoC avec un pas d'E/S minimum de 40 µm, un pas de bosse minimum de 130 µm en C4 Cu et une taille de réticule supérieure à 2 fois plus sur des substrats de 65 x 65 mm.
Info_pop, le premier module de ventilation 3D au niveau des wafers du marché, intègre le RDL et le TIV haute densité pour intégrer un point d'accès mobile à un empilage de packages DRAM pour les applications mobiles. Comparé à FC_Pop, Info_Pop a un profil plus fin et de meilleures performances électriques et thermiques grâce à l'absence de substrat organique et à une bosse en C4.
Puce sur plaquette sur substrat (CowOS)
Intègre la logique et la mémoire au ciblage 3D, à l'IA et au HPC. Innovator3D IC crée, optimise et gère un modèle 3D de l'ensemble des appareils CowOS.
Wafer on Wafer (WoW)
Innovator3D IC crée, optimise et gère un modèle de jumeau numérique 3D qui permet une conception et une vérification détaillées.
Système sur puces intégrées (SoIC)
Innovator3D IC optimise et gère un modèle de jumeau numérique 3D qui gère la conception puis la vérification à l'aide des technologies Calibre.