Analysoi suunnittelun optimaaliset osiointiskenaariot suunnittelijan tavoitteen perusteella. RTL: n toteutettavuusanalyysi fyysisten ongelmien poistamiseksi varhaisessa vaiheessa. Arvioi PPA RTL: ssä ja luo varhainen pohjapiirros. Luo vakuuksia kaikille loppupään työkaluille.
Gencellicon Chip Planner on ensimmäinen vaihto-vasemmalle -työkalu, jonka avulla suunnittelijat voivat saada syvällisen käsityksen suunnittelunsa fyysisestä toteutettavuudesta hyvin varhaisessa vaiheessa olematta riippuvaisia perinteisistä toteutustyökaluista. Suunnittelijat voivat tutkia erilaisia pohjapiirroksen skenaarioita tunnistettujen mittareiden perusteella ja pystyä suorittamaan mitä jos -analyysiä ja valitsemaan tehokkaimman skenaarion toteutusta varten.
Chip-suunnittelija on suunniteltu tarjoamaan mahdollisuuden tutkia RTL: ää ja ehdottaa erilaisia osiointivaihtoehtoja valittujen kriteerien perusteella. Uusien RTL-uudelleenosioiden vastaava SDC luodaan automaattisesti.
Chip Planner tarjoaa varhaisen käsityksen suunnittelun fyysisestä toteutuksesta ja tarjoaa suunnittelijoille mitä-jos -analyysin, jotta he voivat tehdä parhaat mahdolliset pohjapiirrosvalinnat valitsemalla yhden monista automaattisesti luoduista pohjapiirroksista.
Chip Plannerin ainutlaatuisen pohjapiirroksen tarkistuksen avulla suunnittelijat voivat vahvistaa pohjapiirrokset todellisen suunnittelukuvauksen tyhjentävien sääntöjen perusteella tarkistaakseen epäjohdonmukaisuuksia RTL: n, pohjapiirroksen, sataman sijoittelun ja reitityksen välillä.