¿Por qué Tessent Streaming Scan Network?
Tessent Streaming Scan Network promete una verdadera DFT jerárquica de conectar y usar. Al desvincular la configuración de DFT a nivel básico de los recursos de DFT a nivel de chip, el esfuerzo de planificación e implementación de la DFT se reduce drásticamente y, al mismo tiempo, se reducen los costes de fabricación de las pruebas.
Acelere el tiempo de comercialización
Logre un aumento de productividad 10 veces mayor mediante una planificación simplificada a nivel de chip. Al desvincular la DFT a nivel de núcleo y de chip, se puede optimizar la compresión a nivel de núcleo sin tener en cuenta otros recursos a nivel de núcleo o chip.
Reducir los costes de las pruebas
Al combinar el ajuste automático del ancho de banda y la generación local de señales DFT, prácticamente se eliminan los espacios en blanco del patrón.
Reduzca el perfil energético hasta un 90%
El SSN proporciona un perfil de potencia más fluido con relojes de cambio y captura escalonados y una mejor simultaneidad. Los núcleos simultáneos que se van a probar se pueden seleccionar mediante programación en lugar de durante el diseño sin afectar al enrutamiento a nivel de chip.
Cómo SSN acelera el tiempo de comercialización
Un enfoque tradicional de las pruebas de escaneo jerárquico presenta desafíos específicos, que se pueden mejorar drásticamente mediante un mecanismo de entrega de pruebas por paquetes. Tessent Streaming Scan Network (SSN) reduce el esfuerzo de planificación e implementación de la DFT hasta 5 veces mediante la entrega de pruebas por paquetes. Vea lo que Pete Orlando dice sobre las últimas noticias de Tessent SSN.
Uso de la aplicación Veloce DFT para acelerar rápidamente la calidad
Robert Serphillips, director de productos de DFT/Fault, explica cómo el uso de la aplicación Veloce DFT puede acelerar rápidamente la calidad y reducir los costes de las pruebas.
Con la tecnología Streaming Scan Network de Tessent, podemos ofrecer a nuestros clientes una solución de acceso de prueba escalable ideal para los diseños de circuitos integrados avanzados de hoy y del mañana. El SSN reduce significativamente el esfuerzo necesario para que los diseños complejos sean altamente comprobables.

