Verificación sin estímulos

Una aplicación de búsqueda de problemas formal totalmente automática que encuentra problemas profundamente ocultos debido a errores comunes de codificación RTL, Questa Inspect permite eliminar una amplia gama de problemas sin necesidad de un banco de pruebas.

El Questa Check Connect la aplicación es una solución totalmente automatizada para verificar exhaustivamente la conectividad estática y dinámica sin necesidad de conocimientos de lenguajes de especificación formales o de propiedad.

Questa Increase Coverage es una solución formal automática para lograr un cierre más rápido de la cobertura del código, que aborda un hecho incontrovertible de verificación: siempre queda una fracción del código descubierto.

Las bibliotecas Questa Formal VIP AMBA y OnChip mejoran la calidad y reducen los cronogramas al incorporar la experiencia en protocolos y metodología en paquetes de afirmaciones reutilizables que admiten las interfaces estándar del sector más populares.

Questa Verify Property descubre exhaustivamente cualquier error de diseño que pueda ocurrir, sin necesidad de un estímulo específico para detectar el problema. Esto garantiza que el diseño verificado esté libre de problemas en todos los escenarios legales de entrada.

El Questa Check Register la aplicación automatiza la verificación exhaustiva del comportamiento del registro de control y estado en comparación con las especificaciones del registro CSV o IP-XACT.

El Questa Verify Secure la aplicación es una solución totalmente automatizada para verificar exhaustivamente que solo las rutas que especifique puedan llegar a los elementos de almacenamiento críticos para la seguridad.

Questa Equivalent RTL compara automáticamente los bloques de código RTL de especificación y RTL de implementación mediante un análisis formal exhaustivo. No se requiere ningún conocimiento de los lenguajes de especificación formales o de propiedad.

Questa Check X es una aplicación automatizada que elimina exhaustivamente los problemas «X» a nivel de RTL sin necesidad de un banco de pruebas.

El Siemens Questa Equivalent FPGA La solución garantiza que los flujos de implementación de FPGA, como la síntesis y las optimizaciones de ubicación y ruta, no introduzcan errores funcionales.

Questa GapFree optimiza la calidad de los diseños digitales al demostrar toda la funcionalidad de todas las entradas, lo que lleva a tasas de escape de problemas sin precedentes.

verificación de diseño de alto nivel con la expansión Questa HL-SYC ayuda a eliminar los problemas antes de la síntesis al iniciar la verificación en una fase más temprana del flujo.

Questa Verify Trust emplea análisis automatizados para detectar e informar sobre problemas de vulnerabilidad relacionados con la seguridad.

Garantiza la conformidad de los diseños RISC-V con los requisitos previos funcionales y de ISA, lo que acelera la verificación al eliminar la necesidad de crear un banco de pruebas.

El Questa FPU la aplicación minimiza significativamente la carga de trabajo de verificación, lo que garantiza una alineación precisa de las implementaciones de punto flotante con los resultados deseados.

El Questa Analyze Fault La aplicación es una solución basada en la tecnología formal de Questa, que analiza las fallas inyectándolas y verifica formalmente su resultado para garantizar la seguridad y protección del hardware.

Analyze Architecture es una solución innovadora que brinda al usuario la capacidad de verificar si los sistemas de hardware grandes se ajustan a la arquitectura especificada.

La aplicación Questa Post Silicon Debug aprovecha el análisis formal y la síntesis de propiedades para identificar rápidamente las causas de los problemas en la lógica profunda de un SoC y demostrar que las correcciones no solucionan nada más.