Skip to main content
Esta página se muestra mediante traducción automática. ¿Deseas ver el contenido en inglés?
Color de fondo azul intenso de Siemens liso.
Icono de Gencellicon

Constructor de restricciones

Genere restricciones de tiempo a partir de RTL o Netlist. Extraiga, visualice y analice el diseño, la estructura de sincronización y la propagación de varios modos para cualquier nivel de la jerarquía. Constraints Builder genera cualquier tipo de restricción para cualquier modo para varios procesos de diseño de SOC posteriores.

Capacidades avanzadas de restricción de tiempo con Excellicon

La adquisición permite a los diseñadores de SoC acelerar el cierre del diseño y mejorar la corrección de las restricciones con la dirección.

¿Por qué Constraints Builder?

El generador de restricciones es la herramienta compiladora de restricciones formales que genera automáticamente el SDC para cualquier modo y nivel de jerarquía, lo que acorta el ciclo de cierre temporal. El generador de restricciones compila, propaga jerárquicamente y gestiona automáticamente la calidad de la firma, las restricciones de tiempo correctas por construcción para varias aplicaciones.

Preguntas frecuentes

El proceso de generación de restricciones comienza con el descubrimiento, donde la herramienta comienza en los puntos finales, identifica los relojes y los modos mediante la propagación hacia atrás de las capas de diseño, lo que permite a los diseñadores visualizar la estructura de temporización y determinar los modos del diseño.