Εκδηλώσεις και διαδικτυακά σεμινάρια της σιεμενς εδα

Δείτε πώς το Tessent memorybist ενσωματώνει το ECC για κέρδη απόδοσης κατασκευής: κάλυψη bit ECC, πρόληψη διαφυγής δοκιμών και επισκευή υποβοηθούμενη από ECC ως αυτόνομη λύση ή λύση σε συνδυασμό πλεονασμού για αξιοπιστία εντός του συστήματος.

Λάβετε λεπτομέρειες σχετικά με το Questa 2026.1: ταχύτερη απόδοση παλινδρόμησης, νέες δυνατότητες ορατότητας εντοπισμού σφαλμάτων και βελτιώσεις κλεισίματος κάλυψης για την αντιμετώπιση της αυξανόμενης πολυπλοκότητας περιβάλλοντος UVM/SystemVerilog.

Σε αυτό το διαδικτυακό σεμινάριο, θα δείξουμε πώς τα προσαρμόσιμα πρόσθετα σάς επιτρέπουν να επεκτείνετε το πρότυπο xpedition κατά παραγγελία: ανάλυση ακεραιότητας σήματος πριν και μετά τη διάταξη (που τροφοδοτείται από το hyperlynx), σχεδιασμό rigid-flex και προηγμένο συν-σχεδιασμό ECAD-MCAD.

Μάθετε πώς οι στρατηγικές ρύθμισης ρολογιών με αναφορές βάσει μονάδων εντοπίζουν ευκαιρίες διαδοχικής βελτιστοποίησης βαθιά μέσα στις διαδρομές ανεμιστήρων και εξαερισμού και μεγιστοποιούν τα βατ που εξοικονομούνται ανά ώρα μηχανικής, επιτρέποντας σχεδιασμό χαμηλής κατανάλωσης ενέργειας.

Μάθετε πώς η γλώσσα PSS σάς επιτρέπει να καθορίσετε πρόθεση επαλήθευσης και να χρησιμοποιήσετε αυτή τη φορά για να δημιουργήσετε τυχαίες δοκιμές για εσάς. Και αυτά μπορούν να «πραγματοποιηθούν» για να τρέξουν σε διάφορες πλατφόρμες, εργαλεία, και στάδια επαλήθευσης.

Εξερευνήστε την αρχιτεκτονική και τη μικροαρχιτεκτονική SoftMax για να εξισορροπήσετε την απόδοση, την περιοχή, τους πόρους για συμπεράσματα αιχμής. Ανακαλύψτε ευέλικτες ροές εργασίας σχεδιασμού FPGA για να συμβαδίζετε με τους εξελισσόμενους αλγόριθμους.

Ανακαλύψτε πώς αυτό το sim επιταχύνει την προσομοίωση με τεχνολογία ParallelSIM, ενσωματωμένο PSS, επιλύτη περιορισμών VHDL, αυτοματοποιημένες εξαιρέσεις κάλυψης κώδικα και πολλά άλλα για RTL, προσομοιώσεις επιπέδου πύλης και κάλυψη.

Αυτό το διαδικτυακό σεμινάριο θα εισαγάγει το πρωτόκολλο UALink, εστιάζοντας στην αρχιτεκτονική και τα βασικά χαρακτηριστικά του που επιτρέπουν κλιμακούμενα συστήματα AI. Στη συνέχεια, βυθιστείτε στις βασικές δυνατότητες του Siemens Avery UALink Verification IP.

Αυτό το διαδικτυακό σεμινάριο θα εισαγάγει το πρωτόκολλο UALink, εστιάζοντας στην αρχιτεκτονική και τα βασικά χαρακτηριστικά του που επιτρέπουν κλιμακούμενα συστήματα AI. Στη συνέχεια, βυθιστείτε στις βασικές δυνατότητες του Siemens Avery UALink Verification IP.

Ανακαλύψτε τη σύνθεση υψηλού επιπέδου και τα οφέλη της στην γρήγορη και ακριβή παραγωγή επιταχυντών υλικού. Θα καλύψουμε τον σχεδιασμό βήμα προς βήμα και την επαλήθευση του αλγορίθμου Wake Word χρησιμοποιώντας το HLS.

Οι σιλοφόρες ροές εργασίας δημιουργούν σημεία συμφόρησης που επιβραδύνουν τους κύκλους σχεδιασμού και θέτουν σε κίνδυνο την ποιότητα. Αυτό το διαδικτυακό σεμινάριο εισάγει μια νέα προσέγγιση σε συνεργιστικά περιβάλλοντα επαλήθευσης χρησιμοποιώντας το ολοκληρωμένο οικοσύστημα Questa™ Developer/IVE.

Ανακαλύψτε πώς το aprisa ai και το σύστημα AI σιεμενς εδα ενισχύουν την παραγωγικότητα RTL-to-GDS κατά 10 φορές, την αποδοτικότητα του χρόνου υπολογισμού κατά 3 φορές και το PPA κατά 10%, με ML & RL, γενετική και agentic AI για επιταχυνόμενη μάθηση και αυτοματοποίηση ροής εργασιών EDA.

Αυτό το διαδικτυακό σεμινάριο δείχνει πώς αυτή τη φορά Property Assist μετατρέπει τις προτροπές των χρηστών σε βελτιστοποιημένες προτροπές LLM, ανακτά λύσεις που παρέχονται από το LLM, και παρουσιάζει τις καλύτερες δημιουργημένες ιδιότητες SVA για τον χρήστη.

Αυτό το διαδικτυακό σεμινάριο παρουσιάζει αυτό το sim cx, μια καινοτόμο λύση προσομοίωσης που βασίζεται στην κάλυψη που φέρνει επανάσταση στην επαλήθευση UVM αυτοματοποιώντας το συμπέρασμα της κάλυψης και του ερεθίσματος, προκαλώντας προκατάληψη σε ακάλυπτες περιοχές.

Μάθετε πώς η λύση επαλήθευσης DFT αυτή τη φορά, σε συνδυασμό με λύσεις κύκλου ζωής πυριτίου tessent προσφέρει μια εξέλιξη στην εμπειρία και την απόδοση του χρήστη για την αντιμετώπιση αυτών των αναδυόμενων προκλήσεων επαλήθευσης.

Μάθετε πώς αυτό το sim FX βελτιστοποιεί τις καμπάνιες σφαλμάτων με βελτιστοποίηση λίστας σφαλμάτων και δυνατότητες κατάταξης δοκιμών, και απρόσκοπτη ενσωμάτωση με υπάρχοντα περιβάλλοντα testbench, και ολοκληρωμένες δυνατότητες ανάλυσης σφαλμάτων.

Ανακαλύψτε πώς αυτή η επαλήθευση iq Testplan Author ενσωματώνεται με τα εργαλεία διαχείρισης κύκλου ζωής εφαρμογών (Siemens Polarion και Jama) για να προσφέρει μια συνεργατική λύση ιχνηλασιμότητας που μεταμορφώνει τη ροή εργασίας επαλήθευσης

Αυτή η συνεδρία εισήγαγε μια μετασχηματιστική λύση συνδεδεμένων πλατφορμών με προσεγγίσεις βάσει δεδομένων και ενσωμάτωση AI για την αντιμετώπιση των προκλήσεων που αντιμετωπίζουν οι αλληλεξαρτήσεις, οι περιορισμοί και η αποδοτικότητα του εργατικού δυναμικού και η διασφάλιση ποιότητας.

Σε αυτό το διαδικτυακό σεμινάριο, θα διερευνήσουμε πώς η λειτουργική ταξινόμηση σφαλμάτων βελτιώνει την κάλυψη ελαττωμάτων. Μάθετε τα πλεονεκτήματα της ενσωμάτωσης λειτουργικής ταξινόμησης σφαλμάτων σε διαδικασίες DFT, ειδικά την αντιμετώπιση σφαλμάτων που δεν μπορούν να ελεγχθούν με δοκιμές σάρωσης.

Αυτή η συνεδρία κάλυψε το ip επαλήθευσης avery για το ethernet 1.6T, το Infiniband, το UALink και το UEC. παρέχοντας ολοκληρωμένη κάλυψη πρωτοκόλλου, επεκτασιμότητα και προηγμένο εντοπισμό σφαλμάτων για την επαλήθευση σύνθετων σχεδίων για συνδεσιμότητα επόμενης γενιάς.

Αυτό το διαδικτυακό σεμινάριο θα ερευνήσει τον κρίσιμο ρόλο της επαλήθευσης ασφάλειας υλικού, περιγράφοντας γιατί είναι απαραίτητο για την προστασία των σύγχρονων σχεδίων FPGA από το RTL έως το bitstream FPGA. Προτεινόμενο: Ασφάλεια Bitwise από το Red Balloon

Σε αυτό το διαδικτυακό σεμινάριο, θα διερευνήσουμε τη δύναμη του κώδικα εντοπισμού σφαλμάτων και της λειτουργικής κάλυψης ενώ η προσομοίωση RTL εξακολουθεί να εκτελείται, και πώς η διαδραστική ανάλυση κάλυψης μπορεί να οδηγήσει σε σημαντικά ταχύτερο σχεδιασμό και δημιουργία πάγκου δοκιμών.

Αυτή η συνεδρία θα δείξει πώς να επιταχύνετε την ανάλυση των βασικών αιτιών και να μειώσετε την ανάκαμψη εντοπισμού σφαλμάτων με αυτή η επαλήθευση iq Regression Navigator - μια επόμενης γενιάς, συνεργατική λύση επαλήθευσης βάσει δεδομένων βάσει προγράμματος περιήγησης.

Αυτή η συνεδρία θα εμβαθύνει στις προηγμένες δυνατότητες της IP επαλήθευσης PCIe Gen 7 της Avery, συμπεριλαμβανομένης της δημιουργίας δυναμικού δοκιμαστικού πίνακα, της εξελιγμένης δημιουργίας κυκλοφορίας, της έγχυσης σφαλμάτων και των ελέγχων συμμόρφωσης με πρωτόκολλα

Αυτό το διαδικτυακό σεμινάριο θα επικεντρωθεί στη χρήση του SafetyScope σε όλο τον κύκλο σχεδιασμού ασφάλειας: αρχιτεκτονική φάση, φάση RTL και φάση μετά τη σύνθεση. Επίδειξη: Μετρήσεις FIT και ISO 26262, τι γίνεται αν η ανάλυση για να φτάσει στο ASIL B, βελτιστοποιημένες λίστες σφαλμάτων.

Οι δοκιμαστικοί πάγκοι εντοπισμού σφαλμάτων μπορεί να είναι μια πρόκληση, επομένως αυτό το διαδικτυακό σεμινάριο θα δείξει δυνατότητες απλοποίησης και επιτάχυνσης της διαδικασίας, όπως βασικό βήμα γραμμής, παρακολούθηση δυναμικών μεταβλητών, εντοπισμός σφαλμάτων περιορισμών και οπτικοποίηση τοπολογίας UVM

Αυτό το διαδικτυακό σεμινάριο θα σας εξοπλίσει με ολοκληρωμένες μεθόδους συμμόρφωσης για την ασφάλεια και την ασφάλεια για την αντιμετώπιση των τρεχουσών και αναδυόμενων απαιτήσεων για σχέδια FPGA χρησιμοποιώντας τον έλεγχο ισοδυναμίας FPGA από το RTL στο Bitstream.

Αυτή η συνεδρία θα διερευνήσει τις ισχυρές δυνατότητες Smart Regression στο πλαίσιο της επαλήθευσης iq Regression Navigator της σιεμενς εδα - μια συνεργατική λύση επαλήθευσης επόμενης γενιάς που βασίζεται σε πρόγραμμα περιήγησης, βάσει δεδομένων AI/ML.

Αυτό το διαδικτυακό σεμινάριο θα δείξει τους περιορισμούς της υπάρχουσας επαλήθευσης μοντέλου αναφοράς FPU C ++ έναντι μιας εναλλακτικής ροής χρησιμοποιώντας επίσημο έλεγχο ιδιοτήτων για την αποτελεσματική επαλήθευση των σχεδίων FPU. διασφαλίζοντας την ακρίβεια και την αξιοπιστία τους.