Gemeinsames FPGA/PCB-Design

Flow-Integration

Die I/O-Optimierung ist eng in den Konstruktionsablauf von Xpedition Enterprise integriert und kann in jeder Phase des Projekts über eine Registerkarte in der Xpedition Schematic Design Environment aufgerufen werden. Schaltplan-, PCB-Layout- und FPGA-Datenbanken werden durch den Synchronisationsassistenten synchronisiert. Dadurch können Benutzer den Entwurfsdatenfluss des Projekts besser kontrollieren. Darüber hinaus können Benutzer von Schaltplänen entscheiden, wann die FPGA-Daten (neu oder aktualisiert) in das PCB-Design übertragen werden sollen. Bevor mit der Platzierung oder dem Routing auf der Leiterplatte begonnen wird, ermöglicht der I/O-Optimierer die Bodenplanung mithilfe von Xpedition-Projektdaten im Grundrissfenster für eine bessere Erstzuweisung. Dann können die Ergebnisse in die Layout-Umgebung von Xpedition exportiert werden. FPGA-Teile werden entweder auf Projekt- oder Unternehmensbibliotheksebene verwaltet.

Gruppierung von Signalen

Signalgruppen können einfach erstellt werden, um die Signalkomplexität von FPGAs mit hoher Pin-Anzahl zu verwalten und den Pin-Zuweisungsprozess zu beschleunigen. Jede Gruppe kann die Schnittstellen bestimmter Hardwarefunktionen definieren, die später im FPGA implementiert werden. Diese Gruppen können innerhalb des Tools als separate HDL-Entitäten behandelt werden. Signalgruppen können entweder manuell über die GUI erstellt oder aus einer HDL-Datei (Verilog oder VHDL) extrahiert werden.

Pin-Partitionierung

Durch die Gruppierung der Pins über die I/O-Bänke des FPGAs verteilt, bietet der Optimierer mehr Flexibilität bei der Pinzuweisung. Zu den Vorteilen der Pin-Partitionierung gehören eine bessere Leiterplattenverbindungsplanung, eine benutzerdefinierte Symbolgenerierung und die Minimierung der Pin-Swap-Regeln innerhalb der Gruppe, was zu einer besseren Kontrolle der Pin-Optimierung und einer verbesserten Netzentwirrung führt. Darüber hinaus können Signalgruppen einer Partition als eine Einheit zugewiesen werden, sodass Signalgruppen nicht mehr zwischen I/O-Bänken aufgeteilt werden müssen. Die GUI macht die Verwaltung von Pin-Partitionen innerhalb des Tools intuitiv und einfach.

Signal- und Pin-Zuweisungen

Die manuelle Zuweisung von Hunderten von HDL-Signalen zu FPGA-Pins bei strikter Einhaltung der Regeln der FPGA-Anbieter ist für alle eine Herausforderung. Um dem entgegenzuwirken, bietet der I/O-Optimierer Benutzern eine intuitive Benutzeroberfläche voller nützlicher Funktionen. Diese reichen von der automatischen Zuweisung, der Überwachung von Signalstandards, der Zuweisung per einfachem Drag-and-Drop, der Unterstützung von Operationen mit Gruppen von Objekten bis hin zur dynamischen Filterung. Diese machen die Signal-Pin-Zuweisung zu einer einfachen Operation. Jede Änderung, die an der Pinbelegung vorgenommen wird, wird im gesamten FPGA-Flow auf der Platine verwaltet und bleibt konsistent, da sich der Optimierer zwischen den FPGA- und PCB-Flows befindet und alle Änderungen, die auf beiden Seiten vorgenommen wurden, kommuniziert.

Automatisierte Teile- und Symbolgenerierung

Die Natur von FPGA-Geräten erfordert eine andere Herangehensweise an den Prozess der Symbolgenerierung. Die FPGA-Logik kann sich während des Projekts mehrmals ändern, und die Symbole müssen mit diesen Änderungen konsistent sein. Den Benutzern steht eine Reihe leistungsstarker Funktionen zur Verfügung, die die Erstellung von Symbolen einfach, schnell und fehlerfrei machen und gleichzeitig die volle Kontrolle über den Prozess der Symbolerstellung ermöglichen. Im Vergleich zur manuellen Symbolerstellung wird die Zeit von Stunden oder Tagen auf Minuten reduziert.

Raumplanung

Eine wichtige Phase des PCB-Designablaufs ist die Platzierung und Ausrichtung der Komponenten auf dem Leiterplattenlayout selbst. Die Bodenplanung kann vor und während des PCB-Layoutprozesses erfolgen. Designer haben den klaren Vorteil, dass sie bereits in der Anfangsphase des Projekts Änderungen an der FPGA-Pinbelegung vornehmen können.

Die nächste Zeile wird enträtselt

• Die Signal-PIN-Zuweisungen können automatisch optimiert werden, wobei die PIN-spezifischen Regeln und Einschränkungen eingehalten werden. Dies ermöglicht ein hocheffizientes Entwirren der Netzleitung, was zu Folgendem führt:
• Reduzierte Anzahl von Ebenen
• Minimierung von Problemen mit der Signalintegrität
• Höhere Zeitbudgets
• Minimierung der Leiterbahnlänge auf der Leiterplatte
• Viel schnellere Routenzeit des FPGAs vor Ort auf dem Board.

Der I/O-Optimierer garantiert einen fehlerfreien Pinwechsel während der Signalzuweisung. Das Entwirren kann anhand der Xpedition-Layoutdaten oder viel früher bei der Bodenplanung erfolgen. Darüber hinaus wird es zwischen Pins, Pin-Escapes, End-of-Traces und Routenzielen vollständig unterstützt.

FPGA-Multiinstanz

In den meisten Fällen verfügt dasselbe FPGA-Gerät über unterschiedliche logische Funktionen, die projektübergreifend oder sogar innerhalb eines einzelnen Projekts gemeinsam genutzt werden. Der I/O-Optimierer unterstützt diese Situationen voll und ganz und das erfolgt automatisch während der Projektentwicklung. FPGAs, die im BOM-Bericht durch verschiedene Funktionssymbole dargestellt werden, werden zusammen mit den Herstellercodes aufgeführt.

Multi-FPGA-Optimierung

Eine erfolgreiche Optimierung der Verbindungen zwischen zwei oder mehr FPGA-Geräten ist ohne diese hochmoderne Technologie fast unmöglich durchzuführen. Der Optimierungsalgorithmus bewertet alle möglichen Verbindungskombinationen, um die optimale Verbindung zu finden. Dadurch werden Netzübergänge, die sich aus der ursprünglichen Zuweisung ergeben, minimiert und höhere Routenabschlussraten ermöglicht. Der FPGA-I/O-Optimierer beinhaltet standardmäßig Multi-FPGA-Optimierung.