HyperLynx Signal Integrity

Die Signalintegrität wird traditionell mit einem Oszilloskop gemessen, um die Wellenformeigenschaften zu sehen und zu überprüfen, ob die Anforderungen erfüllt wurden. Andere Instrumente, die traditionell zur Überprüfung der Signalintegrität verwendet werden, sind Vektor-Netzwerkanalysatoren (VNA) und Zeitbereichs-Reflektometer (TDR).

Im Allgemeinen kann Signalintegrität als die Fähigkeit definiert werden, die Qualität elektrischer Signale während der Übertragung in einem Stromkreis aufrechtzuerhalten. Die HyperLynx-Signalintegrität ermöglicht es dem Benutzer, Schaltungen auf Probleme im Zusammenhang mit Überschwingen, Unterschwingen, Klingeln und Übersprechen zu analysieren. Zusätzlich zur allgemeinen Signalintegrität kann HyperLynx SI verwendet werden, um bestimmte Schnittstellen wie DDR und SerDes zu analysieren, die definierte Pass/Fail-Metriken für die Signalintegrität haben.

HyperLynx beinhaltet den DDRx Batch Wizard für das Design und die Überprüfung von DDRx-Schnittstellen. Der DDRx Batch Wizard ist ein umfassendes, JEDEC-basiertes Programm, das einen Benutzer durch den gesamten Prozess der Simulation einer DDRx-Schnittstelle führt und DDR-DDR5 und LPDDR — LPDDR5 unterstützen kann. Der DDRx Batch Wizard kann sowohl im Pre- als auch im Post-Layout verwendet werden, sodass Interfaces entworfen und verifiziert werden können. HyperLynx beinhaltet JEDEC-basierte Timing-Modelle für die DRAM-Komponenten und bietet ein generisches Controller-Timing-Modell. Die Anpassung des Controller-Timing-Modells ist mithilfe des Controller-Timing-Model-Assistenten möglich. Zusätzlich bietet Ihnen HyperLynx generische DDR5-IBIS-AMI-Modelle für den Controller, den DRAM und das registrierte Taktgerät (RCD). Diese Modelle sind technologiebasiert und können als effizienter Ausgangspunkt verwendet werden, wenn Herstellermodelle nicht verfügbar sind.

Ja, HyperLynx beinhaltet die Assistenten SerDes Compliance und SerDes Batch, die speziell für die Analyse serieller Hochgeschwindigkeitsverbindungen entwickelt wurden. HyperLynx beinhaltet über 260 integrierte Protokolle, die es dem Benutzer ermöglichen, serielle Hochgeschwindigkeitskanäle nahtlos zu entwerfen und zu verifizieren. Der Compliance-Assistent wurde entwickelt, um serielle Verbindungen auf der Grundlage dieser Standardprotokolle ohne herstellerspezifische Modelle zu analysieren. Der SerDes Batch Wizard wurde entwickelt, um serielle Verbindungen mit herstellerspezifischen IBIS-AMI-Modellen zu analysieren. Sowohl der Compliance- als auch der SerDes Batch-Assistent bieten umfassende Berichte mit integrierten Workflows zwischen Entwurf und Überprüfung vor und nach dem Layout. Darüber hinaus können 3D-Bereiche für Via-Strukturen mithilfe des integrierten elektromagnetischen Vollwellen-3D-Gleichungslösers automatisch erkannt und gelöst werden, während gleichzeitig die Parallelisierung durch Job Distribution unterstützt wird.

HyperLynx beinhaltet ein Allzweck-Tool zur Signal- und Leistungsintegrität für den Entwurf und die Überprüfung von elektronischen Systemen. Reflexionen und Crosstalk können in HyperLynx einfach interaktiv mithilfe eines virtuellen Oszilloskops oder im Batch-Modus simuliert werden, wo der Benutzer die Vorteile der Simulation mehrerer Netze oder sogar des gesamten Designs nutzen kann. Benutzer können untersuchen, wie sich Elemente wie Übertragungsleitungen, Durchkontaktierungen, passive Komponenten, Antriebsstärken, Anschlusstechniken und Lackup-Variationen auf Reflexionen und Übersprechen auswirken.

IBIS-AMI steht für Input/Output Buffer Information Specification — Algorithmic Modeling Interface. AMI ist eine Erweiterung des IBIS-Modellierungsformats und wird verwendet, um das Verhalten eines Geräts wie einer SerDes-Transceiver-Entzerrungsschaltung zu simulieren. HyperLynx unterstützt IBIS-AMI-Modelle zur Verwendung im SerDes Batch-Assistenten und für DDR5- und Low-Power-DDR5-Simulationen (LPDDR5).

HyperLynx kann verwendet werden, um sowohl den Entwurf als auch die Überprüfung von Hochgeschwindigkeitsdesigns durchzuführen. Die Phase vor dem Layout wird oft als Entwurf betrachtet, wohingegen die Phase nach dem Layout als Überprüfung betrachtet wird. HyperLynx LineSim ermöglicht es dem Benutzer, Schnittstellen zu entwerfen, indem er Kompromisse bei Routing-Topologien, Antriebsstärken und Terminierungsschemata unter anderem auslotet. Das Ziel von Pre-Layout oder Design ist die Entwicklung von Regeln und Einschränkungen zur Steuerung des PCB-Layouts. HyperLynx BoardSim wird verwendet, um zu überprüfen, ob diese Konstruktionseinschränkungen erfüllt wurden, indem die Anforderungen durch ein System interaktiver Simulationen und Assistenten überprüft werden.

Es gibt viele Denkrichtungen in Bezug auf Simulationsmethoden für Signal- und Leistungsintegrität. Siemens empfiehlt die progressive Verifizierungsmethode. Progressive Verifizierung ist eine Methode, die darauf abzielt, die einfachsten Probleme schnell und effizient vom Tisch zu nehmen, indem die automatische Überprüfung von Konstruktionsregeln durch HyperLynx DRC verwendet wird. Nachdem einfache Probleme identifiziert und behoben wurden, kann der Benutzer Simulationen mit technologiebasierten Modellen durchführen. Diese Basismodelle vergleichen die Leistung mit Standards und ermöglichen es dem Benutzer, schnell Simulationen durchzuführen, um Signale zu identifizieren, die möglicherweise einer weiteren Analyse bedürfen. Der letzte Schritt besteht darin, Analysen mit herstellerspezifischen Modellen durchzuführen. Diese Modelle sind am genauesten, erfordern aber auch die meisten Fähigkeiten und Kenntnisse. Durch den Einsatz progressiver Verifizierung können mehr Ingenieure frühzeitig und häufig Analysen durchführen, was nicht nur die Effizienz des Konstruktionsprozesses erhöht, sondern auch die schwierigsten Probleme für die Experten erspart.