HyperLynx Schematic Analysis macht manuelle Schaltplanprüfungen überflüssig und erhöht die allgemeine Effizienz des Arbeitsablaufs, indem parallel zur Entwurfserfassung automatische schematische Überprüfungen durchgeführt werden. HyperLynx Schematic Analysis verwendet einen „richtigen“ Entwurfsablauf und reduziert so die Entwicklungs-, Test- und Garantiekosten, wodurch 50-70% der Konstruktionsfehler und schlechte Entwurfspraktiken vermieden werden.
HyperLynx Schematic Analysis ermöglicht die vollständige Inspektion aller Netze auf einem Schema mithilfe einer umfangreichen Bibliothek intelligenter Modellkomponenten. Die schematische Analyse erspart Designteams Hunderte von Stunden an visueller Inspektion und Labordebugging, indem jedes Netz innerhalb eines Schemas analysiert wird. Diese Analyse wird schnell vor Ihrem Meilenstein „Schematic Freeze“ ausgeführt, sodass das Layout mit der höchsten Wahrscheinlichkeit beginnen kann, dass der erste Durchgang erfolgreich ist.
HyperLynx Schematic Analysis stützt sich nicht auf eine Symbolbibliothek, wie es ein nativer Schaltplanprüfer tun würde. Stattdessen nimmt es die Herstellerteilenummer jeder Komponente direkt aus Ihrer Stückliste und verweist auf eine Bibliothek, die aus den Datenblättern des Anbieters erstellt wurde, um Probleme wie Kondensator-Derating-Ausfälle, falsche Symbole, fehlende Klimmzüge usw. zu finden. Die schematische Analyse identifiziert diese Probleme, ohne dass zeitintensiver manueller Aufwand erforderlich ist. Die Endausgabe ist eine kompakte grafische Darstellung von kritischen, Defekt- und Warnsituationen, von der Sie die Sonde direkt in den Schaltplan übertragen können, um sie im Handumdrehen zu lösen.
Die schematische Analyse wird parallel zur Entwurfserfassung durchgeführt, wobei Fehler direkt im Schema hervorgehoben werden. Es kann auch an elektronischen Designs durchgeführt werden, nachdem sie auf den Markt gebracht wurden, um die Qualität des elektronischen Designs zu verbessern, den Ertrag zu erhöhen und die Produktrendite zu verringern.
Überprüfung der wichtigsten Regeln
- Vollständige erweiterte Netzverifizierung (durch Reihenwiderstände, Schalter, AC-Kopplung)
- Vollständige Überprüfung der Multiboard- und Backplane-Schnittstellen
- IO-Kompatibilitätsprüfungen für maximale, minimale und logische Schwellenwerte
- Adress- und Datenbusfehler (MSB zu LSB, Busquelle usw.)
- Überprüft externe passive Anforderungen
- Unverbundene obligatorische Identifizierung der Pins
- Überprüfung der Strom-/Grundplatinenverbindung
- Differentielle Konnektivitätsprüfungen
- Überprüfung der I/O-Netzkonnektivität (fehlender Treiber/Empfänger)
- Kompatibilitätstests für Pin-Funktionen (Resets, I2C-Austausch usw.)
- Symbol stimmt nicht überein (zum Datenblatt)
- Leistungsreduzierung von Kondensatoren, Widerständen und Dioden
... und viele mehr
