Tessent DefectSim ist ein Defektsimulator auf Transistorebene für analoge Schaltungen, Mixed-Signal-Schaltungen (AMS) und digitale Schaltungen ohne Abtastung. Er misst Fehlerabdeckung und Fehlertoleranz und eignet sich sowohl für ICs mit hohen Stückzahlen als auch für ICs mit hoher Zuverlässigkeit.
Verbessern Sie AMS-Sicherheit, Testqualität und Zeit. Tessent DefectSim ersetzt die manuelle Bewertung der Testabdeckung in AMS-Schaltkreisen und generiert objektive Daten, anhand derer Verbesserungen vorgenommen werden können, die zur Erfüllung der Qualitäts- und Funktionssicherheitsstandards sowie der Ziele für die Testabdeckung erforderlich sind.
DefectSim basiert auf den Techniken zur Defektinjektion auf Transistorebene, die in TestKompress Cell-Aware ATPG für scannbare digitale Schaltungen verwendet werden, und eignet sich für industrielle Schaltungsblöcke mit Hunderten oder Tausenden von Transistoren.
Generieren Sie eine Zusammenfassung, in der die Fehlerabdeckung, das Konfidenzintervall und eine Matrix aufgeführt sind, in der jeder Fehler aufgeführt ist und ob er durch eine fehlgeschlagene Testgrenze oder einen digitalen Ausgang erkannt wurde.
Reduzieren Sie die Gesamtsimulationszeit erheblich im Vergleich zur Simulation von Produktionstests und flach extrahierter Layoutnetzlisten in klassischem SPICE auf parallelen CPUs.
Wir haben bewertet Tessent DefectSim Wir haben mehrere Automobil-ICs getestet und sind zu dem Schluss gekommen, dass es sich um eine hochautomatisierte und flexible Lösung handelt, die Verbesserungen der Test- und Testdesign-for-Testtechniken ermöglicht und es uns ermöglicht, die Fehlerabdeckung analoger Tests messbar zu verbessern.
Informieren Sie sich über die Rolle der analogen Fehlersimulation für die funktionale Sicherheit von Automobilen und untersuchen Sie die Herausforderungen, Anwendungen, Vorteile und Auswirkungen der analogen Fehlersimulation auf das Chipdesign und die Einhaltung von Sicherheitsstandards.
