Tessent DefectSim ist ein Defektsimulator auf Transistorebene für analoge, Mixed-Signal- (AMS) und digitale Schaltungen ohne Scan. Es misst Defektabdeckung und Fehlertoleranz und eignet sich sowohl für ICs mit hohem Volumen als auch für hochzuverlässige ICs.
Verbessern Sie AMS-Sicherheit, Testqualität und Zeit. Tessent DefectSim ersetzt die manuelle Bewertung der Testabdeckung in AMS-Schaltungen und generiert objektive Daten als Leitfaden für Verbesserungen, die zur Erfüllung der Qualitäts- und Funktionssicherheitsstandards und der Testabdeckungsziele erforderlich sind.
DefectSim basiert auf den Techniken zur Defektinjektion auf Transistorebene, die in TestKompress Cell-Aware ATPG für scannbare digitale Schaltungen verwendet werden, und eignet sich für industrielle Schaltungsblöcke mit Hunderten oder Tausenden von Transistoren.
Generieren Sie eine Zusammenfassung, in der die Fehlerabdeckung, das Konfidenzintervall und eine Matrix aufgeführt sind, in der jeder Fehler aufgeführt ist und ob er durch einen nicht bestandenen Testgrenzwert oder einen digitalen Ausgang erkannt wurde.
Reduzieren Sie die Gesamtsimulationszeit erheblich im Vergleich zur Simulation von Produktionstests und flach extrahierter Layoutnetzlisten in klassischem SPICE auf parallelen CPUs.
Wir haben Tessent DefectSim auf mehreren Automobil-ICs getestet und sind zu dem Schluss gekommen, dass es sich um eine hochautomatisierte und flexible Lösung handelt, die Verbesserungen der Test- und Testdesign-for-Testtechniken unterstützt und es uns ermöglicht, die Fehlerabdeckung analoger Tests messbar zu verbessern.
Tauchen Sie ein in die Rolle der analogen Fehlersimulation für die funktionale Sicherheit von Automobilen und untersuchen Sie die Herausforderungen, Anwendungen, Vorteile und Auswirkungen der analogen Fehlersimulation auf das Chipdesign und die Einhaltung von Sicherheitsstandards.
