Diese Visualizer Debug Environment

In diesem Webinar erfahren Sie, wie Wellenform-Debug, Quell- und Konnektivitäts-Debug für Verilog und VHDL eng in Klassen- und UVM-Debug mit Transaktionsanzeige integriert sind und SystemVerilog-, SystemC-, C++- und C-Umgebungen unterstützen.

In diesem Webinar erfahren Sie, wie Sie komplexe UVM-Testbench-Herausforderungen in Post (Kurs in Wellenform, schematische Ansicht), LiveSim-Modus (Breakpoints) und mit automatisierter zeitlicher Kausalitätsrückverfolgung schneller die Ursache finden können.

In diesem Webinar erfahren Sie, dass, wenn Software- und Hardware-Debug integriert sind, Ereignisse von der Software zur Hardware und zurück im SoC verfolgt werden können, was Zeit spart und Ihre Debug-Techniken für eingebettete Software verbessert.

In diesem Webinar erfahren Sie, dass Sie Abdeckungsprobleme mit Hilfe der verfügbaren Design- und Wellenformdaten analysieren und debuggen können, indem Sie mithilfe von Code und Funktionsabdeckung aufgedeckte Elemente finden und sie im Coverage-Debug-Modus beheben.

In diesem Webinar konzentrieren wir uns auf das (interaktive) Debuggen in Live-Simulationen und behandeln Techniken wie: Setzen von Breakpoints und schrittweises Durchgehen des Quellcodes, Verwenden der Aufrufliste, um den aktuellen Ausführungsverlauf zu verstehen.




.

In diesem Webinar werden Sie in die Visualizer Debug Environment für VHDL und UVM eingeführt, während Sie lernen; Wellenform- und Quellcode-Debug, Treiber- und X-Tracing, Post- und Live-Simulationsdebug und UVM-Debug.

.

In diesem Webinar werden Sie in die Visualizer Debug Environment für Verilog und UVM eingeführt, während Sie lernen; Wellenform- und Quellcode-Debug, Treiber- und X-Tracing, Post- und Live-Simulationsdebug und UVM-Debug.

.

In diesem Webinar erfahren Sie, dass Visualizer UVM-Sichtbarkeit in allen Fenstern bietet, einschließlich des Wave-Fensters, des Quellcode-Fensters, des Watchfensters. Breakpoints können sein
festgelegt, einschließlich bedingt und instanzbasiert.

In diesem Webinar erfahren Sie, wie Sie UVM-Code erstellen/aktualisieren, sodass die Transaktionsaufzeichnung verwendet werden kann, Transaktionsdebuggen im Wave-Fenster — Kolorieren, Suchen usw. und ein Beispiel mit UVMF-Beispielcode.

In diesem Webinar beantworten wir die neun wichtigsten Fragen, die für das Debugging bei geringem Stromverbrauch in Ihrem Design gestellt werden, darunter: Warum ist das Debuggen bei geringem Stromverbrauch so kompliziert, funktionieren Isolierung und Aufbewahrung korrekt und wie überprüfen Sie die Leistungsabsicht.

In diesem Webinar lernen Sie, wie Sie in komplexen UVM-Umgebungen navigieren, sich schnell im Code zurechtfinden und gleichzeitig die 10 häufigsten UVM-Probleme lösen, die mit der config_db, der Factory und der Sequenzausführung auftreten.

In diesem Webinar geben wir einen kritischen Blick auf vergangene, gegenwärtige und zukünftige Herausforderungen beim Debuggen, untersuchen reale Situationen (aus jahrelanger Erfahrung) beim SoC-Design und der Verifikation und beschreiben modernste Techniken.

In diesem Webinar erfahren Sie, wie modernes Debuggen häufig auftretende Herausforderungen löst, darunter produktive Debug-Methoden, Treiberjagd in der Simulation, Debuggen von UVM, Design mit Energieverwaltung und Debugging eines langen Emulationslaufs.

In diesem Webinar erfahren Sie, wie Sie das Beste aus alten und neuen Verifizierungsmethoden (UVM, Randomisierung, Goldreferenzmodelle) verwenden, um Probleme schneller zu finden und besser auf „Bin ich schon fertig“ zu antworten.

In diesem Webinar lernen Sie Testbench-Datenstrukturen mithilfe von „Browse this“ (Warteschlangen, Objekt-Handles, assoziative Arrays können alle untersucht werden) und Checkpoint & Restore kennen, um zu vermeiden, dass Sie Reset-Phasen durchlaufen müssen, um Fehler zu finden.