
Calibre Physical Verification
Die Calibre NMDRC-Plattform bietet Gießereien, IDMs und Fabless-Unternehmen eine umfassende, innovative Verifikationstechnologie für alle Knoten und Prozesse.
Nicht nur die Anzahl der Prüfungen von Konstruktionsregeln ist gestiegen, auch die Prüfungstypen und Operationen sind drastisch gestiegen, was den Bedarf an mehr und schnelleren Berechnungen bei gleichbleibender Genauigkeit und Präzision erhöht hat.
Dichte und hierarchische Layouts, steigende Schaltungskomplexität und komplizierte Foundry-Regeln bedeuten, dass das Ausführen und Debuggen von LVS und Parasits zur Sicherstellung der Schaltkreisvorhersehbarkeit ein zeitaufwändiges und ressourcenintensives Unterfangen sein kann.
Die zunehmende Komplexität des Designs und ein verstärkter Fokus auf Zuverlässigkeit auf allen Ebenen des Chipdesigns, von IP bis hin zu Komplettchips, machen eine genaue und vollständige Überprüfung von IC-Zuverlässigkeitsproblemen unerlässlich, aber herausfordernd.
Die DFM-Optimierung hilft Designern dabei, Leistung, Fläche und Herstellbarkeit in Einklang zu bringen, aber die konsistente Anwendung mehrerer Optimierungsstrategien ist oft eine schwierige und anspruchsvolle Aufgabe.
Designer müssen während des gesamten Entwurfsablaufs mehrere Entwurfs- und Verifikationstools verwalten und zwischen ihnen navigieren. Manuelle Aufrufe, benutzerdefinierter Schnittstellencode und das Fehlen einer konsistenten Präsentation reduzieren die Produktivität und Einheitlichkeit.
Wir bieten die genaueste, vertrauenswürdigste und leistungsstärkste IC-Signoff-Verifizierung und DFM-Optimierung in der EDA-Branche.