Skip to main content
Diese Seite wird mit automatisierter Übersetzung angezeigt. Lieber auf Englisch ansehen?

FPGA-Entwurf

Ist Ihr FPGA-Design-Flow bereit für die neue Klasse von Designs, die auf die neuesten komplexen FPGAs abzielen? Haben Sie Probleme mit Punktwerkzeugen, die nicht zusammen funktionieren? Können Sie Ihre QoR-Ziele im gewünschten Budget erreichen? Können Ihre PCB- und FPGA-Teams zusammenarbeiten, um die allgemeinen Systemeinschränkungen zu erfüllen?

Der komplette FPGA-Designablauf von Siemens EDA

Die FPGA-Designlösungen von Siemens EDA bieten eine integrierte FPGA-Designeingabe, Synthese, Verifizierung, Äquivalenzprüfung und PCB-Designplattform, die FPGA-Designs von der Erstellung bis zur Platine beschleunigt und die Design-QoR-Ziele und Systemeinschränkungen erfüllt.

Ein Flussdiagramm, das den FPGA-Design-Flowprozess von Siemens veranschaulicht.
Trends und Technologie

Neue Klasse von FPGA-Designs und -Methoden

FPGAs werden zunehmend in sich schnell entwickelnden Marktsegmenten (wie 5G, ML und KI) und in sicherheitskritischen/hochzuverlässigen Designs eingesetzt. Diese Klasse von Designs erfordert den Einsatz neuerer Methoden wie HLS oder SEE Mitigation. Darüber hinaus stellt es eine Herausforderung dar, diese großen Designs zu debuggen und zu verifizieren.

Sicheres und zuverlässiges FPGA-Design

Für sicherheitskritische Designs bietet Precision Hi-Rel ausfallsichere Mechanismen (erkennen, maskieren, mildern), um die Wahrscheinlichkeit des Auftretens und der Ausbreitung von weichen Fehlern aufgrund von Strahlung, Vibration oder anderen Umgebungsbedingungen zu reduzieren.

Beschleunigen Sie das C++/SystemC-Design auf FPGAs

Eine enge Integration und eine bessere arithmetische Operatorschätzung zwischen Catapult und dem Precision FPGA Synthesis Tool sind entscheidend, um eine optimale QoR und eine schnellere Zeit bis zum Designabschluss für C++/SystemC-Designs zu erreichen.

Ist die Simulation auf Gate-Ebene zu langsam?

Die Integration zwischen FormalPro und dem Precision FPGA Synthesis Tool gewährleistet eine um ein Vielfaches schnellere Überprüfung synthetisierter Netzlisten auf Gate-Ebene anhand goldener RTL-Designs mit komplexen DSP und RAMs.