Direkt zum Hauptinhalt
Diese Seite wird mit automatisierter Übersetzung angezeigt. Lieber auf Englisch ansehen?

Katapult C++/SystemC Synthesis

Catapult ist die führende HLS-Lösung für ASIC und FPGA. Da die Designer C++ und SystemC unterstützen, arbeiten sie in ihrer bevorzugten Sprache und steigern so Produktivität und Qualität. Mit 80% weniger Codierung und Simulationsgeschwindigkeiten, die bis zu 1.000-mal schneller sind als Verilog. HLS Design and Verification ist der Vorteil, den Sie benötigen.

WICHTIGE MERKMALE

Überragendes Design, Überprüfung und Implementierung

Catapult macht hochwertige RTL für ASIC/FPGA von C++/SystemC in der Hälfte der Zeit der Handcodierung. Design Space Exploration, Downstream-Integration der RTL-Synthese sowie Leistungsschätzung/Optimierung ermöglichen bessere Designs. Design Checking, Code Coverage und Formal, reduzieren die RTL-Verifizierungskosten um bis zu 80%

Native zweisprachige Unterstützung von SystemC und C++

C++ oder SystemC ist eine Wahl, die Teams die Flexibilität gibt, zu entscheiden, welche Methode für ihre Entwurfsaufgabe am effektivsten ist. Ob es die überlegene Simulations- und Verifikationsgeschwindigkeit von sequentiellem C++ mit den AC-Datentypen ist (hlslibs.org) oder explizite Parallelitätsmodellierung mit SystemC und MatchLib (unter Verwendung der AC-Typen), Catapult hat alles für Sie.

Product Image Catapult Fam C plus 2

Mit dem Catapult Flow verschwindet das RTL-Debug buchstäblich. Das C-Modell wird in seiner Umgebung validiert und von dort aus wird die korrekte RTL nach der Konstruktion erstellt. Das reduziert den Überprüfungsaufwand drastisch.
Giuseppe Bonanno, Leitender Ingenieur F&E, STMicroelectronics

Catapult-Schulung auf Abruf

Die On-Demand-Schulungsbibliothek Catapult High-Level Synthesis (HLS) enthält eine Reihe von Lernpfaden mit Modulen zur Einführung von Ingenieuren in HLS und Verifikation auf hoher Ebene.

Hochrangige Gruppe für Synthese und Verifikation

Eine Gruppe, um die Feinheiten des Entwurfs und der Verifizierung mit den EDA HLS- und HLV-Tools von Siemens zu besprechen. Nehmen Sie an der Diskussion über neue Themen, Features, Inhalte und technische Experten teil.

HLS Libs

Ein kostenloser und offener Satz von Bibliotheken, implementiert in Standard-C++ für bitgenaues Hardware- und Softwaredesign. Es ist eine offene Community für den Austausch von Wissen und geistigem Eigentum für HLS, die genutzt werden kann, um sowohl die Forschung als auch das Design zu beschleunigen.

Ein Symbol mit einem blauen Wassertropfen und einem weißen Umriss eines Buches.

HLS Blog für Design und Verifizierung

Blog über Entwurfs- und Verifikationsmethoden und -techniken der nächsten Generation auf hoher Ebene (HLS).

Headset

Katapult-Unterstützung

Greifen Sie auf ausführliche Dokumentation, Veröffentlichungen, Ressourcen und mehr zu.

EDA-Beratung

Wir helfen Ihnen dabei, maximale geschäftliche Auswirkungen zu erzielen, indem wir komplexe Technologie- und Unternehmensherausforderungen mit einer einzigartigen Mischung aus Entwicklungs- und Designerfahrung und Methodenkompetenz angehen.