Direkt zum Hauptinhalt
Diese Seite wird mit automatisierter Übersetzung angezeigt. Lieber auf Englisch ansehen?

Übersicht

Katapult-Designchecker

Catapult bietet Lint- und Formanalysen, um Ihre C++/SystemC-Designs vor der Synthese auf Richtigkeit zu überprüfen. Vermeiden Sie Designprobleme im Zusammenhang mit uninitialisierten Speicherlesevorgängen, Array-Zugriffen außerhalb der Grenze, unvollständigen Switch-Anweisungen und QoR Problemen, die beim Codieren für HLS auftreten können.


Die Überprüfung in C++ senkt die Kosten um bis zu 80%

Werbeaktion für Katapult Design Checker
WICHTIGE MERKMALE

Formales und statisches Lint für C++/SystemC

Catapult Design Checker bietet mehrere Prüfmodi, die das simulationsgestützte Debuggen von Problemen in Ihrem Design überflüssig machen. Codierungsprobleme, QoR-Probleme und potenzielle Abweichungen und Mehrdeutigkeiten von C++/SystemC zu RTL werden schnell erkannt und geben genaues Feedback zu Quelle und Ursache.

FINDEN SIE QOR-PROBLEME

Static Lint für QoR

Mit Catapult Design Checker ist es einfach, häufig auftretende Probleme beim Programmieren vor der Synthese zu finden.

Static Lint für QoR Flow: Mit Catapult Design Checker ist es einfach, häufige Probleme beim Programmieren vor der Synthese zu finden.
Benutzerdefinierter Prüfmodus

Konzentrieren Sie sich auf spezifische Probleme

Catapult Design Checker ermöglicht es dem Benutzer, Prüfungen anzupassen und zu priorisieren, um sich auf dringende Probleme zu konzentrieren und gleichzeitig den Lärm bereits bekannter Probleme zu reduzieren.

Flussdiagramm, das die Schritte für den benutzerdefinierten Prüfprozess mit Pfeilen zeigt, die verschiedene Formen und Textelemente verbinden.

Bereit für ein Gespräch über Design Checker?

Haben Sie Fragen, die Sie haben, wir haben die Antworten!

Senden Sie uns eine E-Mail

Catapult-Schulung auf Abruf

Die On-Demand-Schulungsbibliothek Catapult High-Level Synthesis (HLS) enthält eine Reihe von Lernpfaden mit Modulen zur Einführung von Ingenieuren in HLS und Verifikation auf hoher Ebene.

Hochrangige Gruppe für Synthese und Verifikation

Eine Gruppe, um die Feinheiten des Entwurfs und der Verifizierung mit den EDA HLS- und HLV-Tools von Siemens zu besprechen. Nehmen Sie an der Diskussion über neue Themen, Features, Inhalte und technische Experten teil.

HLS Libs

Ein kostenloser und offener Satz von Bibliotheken, implementiert in Standard-C++ für bitgenaues Hardware- und Softwaredesign. Es ist eine offene Community für den Austausch von Wissen und geistigem Eigentum für HLS, die genutzt werden kann, um sowohl die Forschung als auch das Design zu beschleunigen.

HLS Blog für Design und Verifizierung

Blog über Entwurfs- und Verifikationsmethoden und -techniken der nächsten Generation auf hoher Ebene (HLS).

Katapult-Unterstützung

Greifen Sie auf ausführliche Dokumentation, Veröffentlichungen, Ressourcen und mehr zu.

EDA-Beratung

Wir helfen Ihnen dabei, maximale geschäftliche Auswirkungen zu erzielen, indem wir komplexe Technologie- und Unternehmensherausforderungen mit einer einzigartigen Mischung aus Entwicklungs- und Designerfahrung und Methodenkompetenz angehen.