Siemens bietet branchenführende Produkte und Methoden für High-Level-Design und liefert Lösungen an mehreren Stellen des Designprozesses. Entwurfsprüfung, Code- und Funktionsabdeckung sowie formale Verifikation für die Äquivalenzprüfung in C++ und SystemC.
Beschleunigen Sie Ihren High-Level Verification (HLV) -Flow mit bekannten und vertrauenswürdigen Methoden mithilfe der Catapult HLV-Plattform. Reduzieren Sie die Bearbeitungszeit und die Kosten für die SoC-Verifizierung insgesamt um bis zu 80%, indem Sie High-Level Design Checking, Code/Functional Coverage sowie statische und formale Methoden nutzen.
In den letzten Jahren hat die Einführung von HLS für das Chipdesign explosionsartig zugenommen, was auf die zunehmende Komplexität von Design und Verifizierung sowie den Druck auf die Zeit bis zur Markteinführung zurückzuführen ist. Catapult HLS ermöglicht es Designern, ihre Chips schneller auf den Markt zu bringen, indem der gesamte Entwurfs- und Überprüfungsablauf verkürzt wird.
