Was ist neu im Bereich Halbleiterverpackungen 2504

Engineering Data Management for IC Packaging (EDM-P) ist eine neue optionale Funktion, die das Ein- und Auschecken der Revisionskontrolle für die i3D- und XPD-Datenbanken ermöglicht. EDM-P verwaltet auch die Integrations- „Snapshot“ -Datei sowie alle Design-IP-Quelldateien, die zur Konstruktion eines Designs verwendet werden, wie CSV, Verilog, Lef/Def, GDSII und OASIS. Die Verwendung von EDM-P ermöglicht es Designteams, zusammenzuarbeiten und alle Informationen und Metadaten für ICP-Projektordner und -dateien zu verfolgen. Es ermöglicht dem Designteam, genau zu überprüfen, welche Quelldateien im Design verwendet wurden, bevor es auf Band übertragen wird, um Fehler zu vermeiden.

i3D importiert und exportiert jetzt 3Dblox-Dateien, die eine komplette Paketzusammenstellung enthalten, die alle drei Datenstufen unterstützt (Blackbox, Lef/Def, GDSII). i3D kann auch 3Dblox-Daten erstellen und bearbeiten, sodass es das nachgelagerte Design-, Analyse- und Verifizierungsökosystem steuern kann. Es hat einen eingebauten Debugger, der 3Dblox-Syntaxprobleme beim 3Dblox-Lesen identifizieren kann, was sehr nützlich ist, wenn es um 3Dblox-Dateien von Drittanbietern geht.

Damit prädiktive Planung und Analyse aussagekräftigere Ergebnisse liefern können, haben wir eine Reihe neuer Funktionen eingeführt, wie das Prototyping von Strom- und Bodenflächen und die Möglichkeit, Unified Power Format (UPF) zu importieren, um genauere SI/PI- und Wärmeanalysen zu ermöglichen. Da das Testen eine große Herausforderung bei der heterogenen Integration mehrerer Chiplets darstellt, haben wir die Multi-Die-Fähigkeit von Tessent für die Design for Test (DFT) -Planung integriert.

Designer können jetzt die Metalldichte auf allen Geräten und Grundrissen analysieren, was die Entwicklung von Stoßmustern ermöglicht, die Verformungen und Spannungen minimieren. Die Funktion meldet die Dichte sowohl in Zahlen als auch in überlagerten Diagrammen. Designer können die Präzision anpassen, um Genauigkeit und Geschwindigkeit abzuwägen.

Eines der Hauptziele der neuen Benutzererfahrung, die 2409 eingeführt wurde, war die Steigerung der Produktivität von Designern. In diesem Zusammenhang führen wir KI-gestützte prädiktive Befehle ein, die lernen, wie ein Benutzer den Befehl entwirft und vorhersagt, den er möglicherweise als Nächstes verwenden möchte.

Wenn fortschrittliche Pakete größer werden und mehr anwendungsspezifische integrierte Schaltungen (ASICs), Chiplets und High Bandwidth Memory (HBM) enthalten, nimmt die Konnektivität dramatisch zu, was es für Designer schwieriger macht, diese Konnektivität für das Routing zu optimieren. Die Optimierung der Konnektivität war in der ersten Version von Innovator3D IC verfügbar, aber es wurde schnell klar, dass die Designs seine Möglichkeiten übertrafen. Dies führte zum grundlegenden Entwurf einer neuen Optimierungsengine, die die zunehmende Komplexität von Designs, einschließlich Differentialpaaren, bewältigen kann.

Die bestehende 3D-Grundrissansicht ist der einfachste Weg, das Gerät und den Lagenaufbau Ihres Entwurfs zu überprüfen. Es ist jetzt einfacher, Ihre Gerätemontage mit der neuen Höhensteuerung der Z-Achse visuell zu überprüfen. Dies berücksichtigt den Komponententyp, die Zellenform, die Stapelschichten, die Ausrichtung und die Definition der Teilstapel.

Kontinuierliche Verbesserung der interaktiven Bearbeitungsleistung in gezielten Softwareentwicklungsszenarien:

• Bewegung von Spuren mit ungeraden Winkeln auf großen Netzen — Bis zu 77% schneller
• Verfolgen Sie die Segmentbewegung nach dem Shove-Trace zurück zur ursprünglichen Position — bis zu 8-mal schneller
• Ziehen eines Trace-Busses, der riesige Netzabschirmungsspuren beinhaltet — bis zu zweimal schneller
• Glänzend riesiger Netzspuren — bis zu 10-mal schneller
• Interaktive Bearbeitungen von Forced Order Net an großen Paketen, wenn aktive Freigaben aktiviert sind — bis zu 16-mal schneller

Oft sind detaillierte Analysen, wie die dreidimensionale elektromagnetische Modellierung (3DEM), nur für einen bestimmten Bereich des Entwurfs erforderlich. Die Ausgabe des gesamten Entwurfs ist zeitaufwändig und kann oft langsam sein. Diese neue Funktion ermöglicht den Export bestimmter Layout-Entwurfsbereiche, die simuliert oder analysiert werden müssen, wodurch der Informationsaustausch zwischen Layout und HyperLynx effizienter wird.

Designer können jetzt eDTC-Komponenten aus generierten ODB++-Dateien herausfiltern, die für die Substratherstellung verwendet werden.