INFOGRAFIK
all
Sparen Sie Ihren Designzyklus um bis zu 30%
xPD wurde für das physische Design, die Verifizierung und die Modellierung von Advanced Semiconductor Packaging-Technologien entwickelt.
Bewährte Verfahren für die Verpackung von Halbleitern
IC-Gehäusedesign, Kapazität, Unterstützung und Leistung
Da Multichiplet/ASIC-Designs auf mehrere Millionen Pin-Baugruppen skaliert werden können, ist es entscheidend, dass die IC-Packaging-Tools diese Kapazität bewältigen können und gleichzeitig Produktivität und Benutzerfreundlichkeit bieten.
Effizienter Support für das Design von Verpackungen mit Millionen Pins und IC-Anschlüssen
Heutige Multi-Chiplet/ASIC-Gehäuse verwenden in der Regel Substrate für die Hochgeschwindigkeitsintegration und Gehäuse-BGAs für den Anschluss an die Leiterplatte. Diese Baugruppe übersteigt oft eine Million oder mehr Pins insgesamt. Es ist entscheidend, dass Ihre IC-Paketierungstools die Kapazität bewältigen können und Produktivität und Benutzerfreundlichkeit bieten.
ÜBERBLICK ÜBER DIE TECHNOLOGIE
Unterstützung für Kapazität und Leistung
Xpedition Substrate Integrator und Xpedition Package Designer wurden so konzipiert, dass sie Produktivitätsleistung bei Designs mit mehr als einer Million Pins bieten.
RESSOURCEN
IC-Gehäusedesign, Kapazität, Unterstützung und Leistung
Erfahren Sie mehr über die Produktivitäts- und Effizienzfunktionen und Vorteile von IC Packaging Designer.
ÜBERBLICK ÜBER DIE TECHNOLOGIE
all
Schnelle Erstellung einer Million Pin-Würfel für die Planung
Unterstützung von Leistung und Designkapazität für das Prototyping und die Planung von Designs mit ultrahoher Pin-Anzahl. Sehen Sie, wie die Konstruktion eines 1-Million-Pin-Geräts mit 4000-poligen Regionen weniger als 30 Sekunden dauert.