all
Optimierung
Ko-Optimierung für Leistung, Fläche, Kosten und Zuverlässigkeit für Silizium, Gehäuse, Zwischengehäuse und Leiterplatte
Erweiterter 3D-IC-Entwurfsablauf
3D-IC-Design- und Verpackungslösungen
Eine integrierte IC-Packaging-Lösung, die alles von der Planung über das Prototyping bis hin zur Freigabe für verschiedene Integrationstechnologien wie FCBGA, FOWLP, 2.5/3DIC und andere abdeckt. Unsere 3D-IC-Packaging-Lösungen helfen Ihnen, die Einschränkungen der monolithischen Skalierung zu überwinden.
Was ist 3D-IC-Design?
Die Halbleiterindustrie hat in den letzten 40 Jahren große Fortschritte in der ASIC-Technologie gemacht, was zu einer besseren Leistung geführt hat. Aber da sich das Mooresche Gesetz seinen Grenzen nähert, wird die Skalierung von Geräten immer schwieriger. Das Schrumpfen von Geräten dauert jetzt länger, kostet mehr und stellt Technologie, Design, Analyse und Fertigung vor Herausforderungen. Somit wird 3D-IC eingegeben.
Was treibt den 2,5/3D-IC an?
3D-IC ist ein neues Designparadigma, das von den sinkenden Renditen der Skalierung der IC-Technologie, auch bekannt als Moore's Law, angetrieben wird.
Alternativen zu monolithischen Lösungen zur Steigerung der Rentabilität
Alternative Ansätze beinhalten die Zerlegung eines System-on-Chip (SoC) in kleinere funktionale „Blöcke“ und die Einführung von Multi-Die-Architekturen, um die physikalischen Einschränkungen der Fadenkreuzgröße zu überwinden.
Höhere Bandbreite/geringerer Stromverbrauch
Erreicht, indem Speicherkomponenten näher an die Recheneinheiten gebracht werden, wodurch die Entfernung und Latenz beim Zugriff auf Daten reduziert werden. Komponenten können auch vertikal gestapelt werden, was kürzere physische Abstände zwischen ihnen ermöglicht.
Heterogene Integration
Die heterogene Integration bietet mehrere Vorteile, darunter die Möglichkeit, verschiedene Prozess- und Technologieknoten zu kombinieren, sowie die Fähigkeit, 2,5-D-/3D-Montageplattformen zu nutzen.
3D-IC-Designlösungen
Unsere 3D-IC-Designlösungen unterstützen Architekturplanung/-analyse, physische Entwurfsplanung/-verifizierung, Elektro- und Zuverlässigkeitsanalysen sowie Test-/Diagnoseunterstützung bis hin zur Fertigungsübergabe.
Heterogene 2,5/3D-Integration
Ein Komplettsystem für heterogene Systemplanung, das flexible Logikverfassung für eine nahtlose Konnektivität von der Planung bis zum endgültigen System-LVS bietet. Die Funktionen zur Raumplanung unterstützen die Skalierung komplexer heterogener Designs.
3D-SoIC-Implementierung
Erzielen Sie schnellere Designzykluszeiten und den Weg zum Band mit der Routingfähigkeit des Designs und des PPA-Verschlusses bei der Platzierungsoptimierung. Die hierarchieinterne Optimierung sorgt für einen Timing-Abschluss auf oberster Ebene. Optimierte Designspezifikationen sorgen für besseres PPA, zertifiziert für TSMC Advanced Nodes.
Implementierung des Substrats
Eine einzige Plattform unterstützt fortschrittliches SIP-, Chiplet-, Silizium-Interposer-, organisches und Glassubstratdesign, wodurch die Designzeit mit einer fortschrittlichen IP-Wiederverwendungsmethode reduziert wird. Die Überprüfung der Einhaltung von SI/PI- und Prozessregeln im Design macht Analysen und Abnahmewiederholungen überflüssig.
Funktionale Überprüfung
Diese Lösung vergleicht die Netzliste der Paketzusammenstellung mit einer „goldenen“ Referenznetzliste, um die funktionale Korrektheit sicherzustellen. Es verwendet einen automatisierten Arbeitsablauf mit formaler Überprüfung, der alle Verbindungen zwischen Halbleitergeräten innerhalb von Minuten überprüft und so eine hohe Genauigkeit und Effizienz gewährleistet.
Elektrische Simulation und Abmeldung
Steuern Sie das physische Layout mit Entwurfsanalysen und elektrischer Absicht. Kombinieren Sie die Extraktion von Silizium und organischen Stoffen für die SI/PI-Simulation mit technologiegenauen Modellen. Verbessern Sie die Produktivität und die elektrische Qualität, indem Sie von der prädiktiven Analyse bis zur endgültigen Abnahme skalieren.
Mechanisches Mitdesign
Unterstützen Sie mechanische Objekte im Grundriss des Pakets, sodass jede Komponente als mechanisch behandelt werden kann. Mechanische Zellen sind in Analyseexporten enthalten, mit bidirektionaler Unterstützung für XPD und NX durch die Bibliothek, die IDX verwendet, wodurch eine nahtlose Integration gewährleistet wird.
Physische Überprüfung
Thermische/mechanische Simulation
Thermische Lösung, die vom Transistor bis zur Systemebene reicht und von der frühen Planung bis zur Systemabnahme skalierbar ist, für detaillierte thermische Analysen auf Matrizenebene mit genauen Gehäuse- und Randbedingungen. Senken Sie die Kosten, indem Sie den Bedarf an Testchips minimieren und hilft, Probleme mit der Systemzuverlässigkeit zu identifizieren.
.png?auto=format,compress&fit=crop&crop=faces,edges&w=640&h=360&q=60)
Product Lifecycle Management
ECAD-spezifisches Bibliotheks- und Konstruktionsdatenmanagement. Sorgt für WIP-Datensicherheit und Rückverfolgbarkeit mit Komponentenauswahl, Bibliotheksverteilung und Wiederverwendung von Modellen. Nahtlose PLM-Integration für Produktlebenszyklusmanagement, Fertigungskoordination, Anfragen neuer Teile und Anlagenmanagement.
2,5D/3D-Design für den Test
Behandeln Sie mehrere Die/Chiplets durch Tests auf Die-Level- und Stack-Level, die IEEE-Standards wie 1838, 1687 und 1149.1 unterstützen. Es bietet vollen Zugriff auf die im Paket enthaltene Wafer-Testvalidierung und erweitert 2D-DFT auf 2,5D/3D, wobei das Tessent Streaming Scan Network für eine nahtlose Integration verwendet wird.
Bestätigungs-IP für 3D IC
Vermeiden Sie den Zeitaufwand für die Entwicklung und Wartung benutzerdefinierter Busfunktionsmodelle (BFMs) oder Verifizierungskomponenten. Avery Verification IP (VIP) ermöglicht System- und System-on-Chip (SoC) -Teams, dramatische Produktivitätssteigerungen bei der Verifizierung zu erzielen.
3D-IC-Design und Verifizierung
Die Solido Intelligent Custom IC Platform, die auf proprietärer KI-fähiger Technologie basiert, bietet hochmoderne Lösungen zur Schaltungsverifizierung, die entwickelt wurden, um die Herausforderungen von 3D-ICS zu bewältigen, strenge Anforderungen an die Signal-, Leistungs- und thermische Integrität zu erfüllen und die Entwicklung zu beschleunigen.
Zuverlässiges Design
Stellen Sie die Zuverlässigkeit der Verbindungen und die ESD-Widerstandsfähigkeit mit umfassenden Punkt-zu-Punkt-Widerstands- (P2P) und Stromdichtemessungen (CD) am Chip, am Interposer und am Gehäuse sicher. Berücksichtigen Sie die Unterschiede zwischen Prozessknoten und ESD-Methoden mit einer robusten Verbindung zwischen Schutzgeräten.
Was können 3D-IC-Designlösungen für Sie tun?
Ein Chiplet wurde mit dem Verständnis entworfen, dass es mit anderen Chiplets innerhalb eines Pakets verbunden wird. Nähe und kürzere Verbindungsdistanz bedeuten weniger Energieverbrauch, aber es bedeutet auch, eine größere Anzahl von Variablen wie Energieeffizienz, Bandbreite, Fläche, Latenz und Tonhöhe zu koordinieren.
all
Passen Sie sich an
Stellen Sie Konstrukteuren zugängliche Technologien zur Verfügung, die die Abhängigkeit von Experten verringern
all
Zusammenarbeiten
Skalierbarkeit zur Verwaltung und Kommunikation heterogener Daten zwischen unternehmensweiten Teams und zur Aufrechterhaltung der digitalen Kontinuität
all
Minimieren
Eliminieren Sie Wiederholungen durch frühzeitige Einblicke in die nachgelagerte Leistung und die Prozesseffekte durch kontinuierliche Überprüfung
Häufig gestellte Fragen zu unseren 3D-IC-Lösungen
Weitere Informationen
Lassen Sie uns sprechen
Kontaktieren Sie uns mit Fragen oder Kommentaren. Wir sind hier um zu helfen!