Společný návrh FPGA/PCB

Integrace toku

Optimalizace vstupů a výstupů je úzce integrována s návrhovým tokem Xpedition Enterprise a je přístupná v libovolné fázi projektu pomocí karty v prostředí schématu zapojení Xpedition. Schéma, rozložení PCB a databáze FPGA jsou synchronizovány prostřednictvím asistenta synchronizace. To umožňuje uživatelům lépe řídit tok dat návrhu projektu. Kromě toho mohou uživatelé schématu zapojení rozhodnout, kdy mají být data FPGA (nová nebo aktualizovaná) přenesena do návrhu desky plošných spojů. Před spuštěním umístění nebo směrování na desce plošných spojů umožňuje optimalizátor I/O plánování podlahy pomocí dat projektu Xpedition v okně půdorysu pro lepší počáteční přiřazení. Výsledky pak mohou být exportovány do prostředí rozvržení Xpedition. Součásti FPGA jsou spravovány na úrovni projektu nebo podnikové knihovny.

Seskupení signálů

Skupiny signálů lze snadno vytvořit pro správu složitosti signálu FPGA s vysokým počtem pinů a urychlit proces přiřazování pinů. Každá skupina může definovat rozhraní konkrétních hardwarových funkcí, které budou později implementovány v FPGA. S těmito skupinami lze v nástroji zacházet jako s oddělenými entitami HDL. Skupiny signálů lze buď vytvořit ručně pomocí GUI, nebo extrahovat ze souboru HDL (Verilog nebo VHDL).

Rozdělení pinů

Seskupením pinů napříč I/O bankami FPGA poskytuje optimalizátor větší flexibilitu při přiřazování pinů. Mezi výhody rozdělení pinů patří lepší plánování připojení PCB, přizpůsobené generování symbolů a minimalizace pravidel výměny pinů ve skupině, což vede k lepší kontrole optimalizace pinů a lepšímu rozluštění sítě. Skupiny signálů lze navíc přiřadit k oddílu jako jednu entitu, čímž se eliminuje potřeba rozdělovat skupiny signálů mezi I/O banky. Díky grafickému uživatelskému rozhraní je správa oddílů pinů v nástroji intuitivní a jednoduchá.

Přiřazení signálů a pinů

Ruční přiřazení stovek HDL signálů k FPGA pinům při přísném dodržování pravidel dodavatelů FPGA je výzvou pro všechny. Aby se tomu zabránilo, optimalizátor I/O poskytuje uživatelům intuitivní a grafické uživatelské rozhraní nabité užitečnými funkcemi. Ty sahají od automatického přiřazení, dohledu nad standardy signálu, přiřazení jednoduchým přetažením, podporou operací na sadách objektů a dynamického filtrování. Díky nim je přiřazení signálního pinu jednoduchou operací. Každá změna provedená v přiřazení pinů je řízena napříč tokem FPGA na palubě a je udržována konzistentní, protože optimalizátor je mezi toky FPGA a PCB a komunikuje všechny změny provedené na obou stranách.

Automatické generování součástí a symbolů

Samotná povaha zařízení FPGA vyžaduje odlišný přístup k procesu generování symbolů. Logika FPGA se může během projektu několikrát měnit a symboly musí být udržovány v souladu s těmito změnami. Uživatelé mají sadu výkonných funkcí, díky nimž je vytváření symbolů snadné, rychlé a bezchybné a zároveň umožňují plnou kontrolu nad procesem vytváření symbolů. Ve srovnání s ručním vytvářením symbolů se čas zkracuje z hodin nebo dnů na minuty.

Plánování podlah

Důležitou fází toku návrhu desky plošných spojů je umístění komponent a orientace na samotném rozložení desky. Plánování podlahy lze provést před a během procesu rozvržení desky plošných spojů. Návrháři mají jasnou výhodu v tom, že jsou schopni provádět změny přiřazení pinů FPGA již od raných fází projektu.

Rozluštění síťové linky

• Přiřazení signálních pinů lze automaticky optimalizovat při respektování pravidel a omezení specifických pro pin. To umožňuje vysoce efektivní rozluštění síťové linky, což má za následek:
• Snížený počet vrstev
• Minimalizace problémů s integritou signálu
• Zvýšené časové rozpočty
• Minimalizace délky stopy na desce plošných spojů
• Mnohem rychlejší doba trasy FPGA in situ na palubě.

Optimalizátor I/O zaručuje bezchybnou výměnu pinů během procesu přiřazení signálu. Rozluštění lze provést na datech rozvržení Xpedition nebo mnohem dříve během plánování podlahy. Kromě toho je plně podporován mezi kolíky, úniky kolíků, koncovými stopami a cíli trasy.

FPGA více instancí

Ve většině případů bude mít stejné zařízení FPGA různé logické funkce sdílené napříč projekty nebo dokonce sdílené v rámci jednoho projektu. Optimalizátor I/O plně podporuje tyto situace a to se provádí automaticky během vývoje projektu. FPGA reprezentované různými funkčními symboly v sestavě rozpisky jsou uvedeny spolu s kódy dodavatele.

Optimalizace pro více FPGA

Úspěšná optimalizace spojení mezi dvěma nebo více FPGA zařízeními je téměř nemožné provést bez této nejmodernější technologie. Optimalizační algoritmus vyhodnocuje všechny možné kombinace připojení, aby dosáhl optimálního propojení, minimalizuje síťové přechody vyplývající z počátečního přiřazení, což umožňuje vyšší míru dokončení trasy. Optimalizátor FPGA I/O zahrnuje standardně optimalizaci pro více FPGA.