Výzvy v digitální implementaci
Správa složitosti návrhu, cílů výkon/výkon/oblasti a doby uvedení na trh jsou zásadní výzvy v moderním designu SoC. Složitost pravidel návrhu a načasování schůzek činí uzavření návrhu náročnější než kdy jindy, a vyžaduje změnu paradigmatu v místě a cestě.
Dosažení uzavření DRC
Rozsáhlé využití technologie vícenásobného vzorování, litografie EUV a buněk se smíšenou výškou komplikuje umístění a směrování. K účinnému dosažení uzavření DRC jsou zapotřebí zásadní změny technologie umístění a trasy.
Poskytování konkurenceschopných PPA
Trh chce integrované obvody s nejnižší spotřebou energie a nejvyšším výkonem. Průlomové optimalizační technologie mohou minimalizovat výkon při dosahování časových a oblastních cílů a řídit náklady na vývoj.
Zkrácení doby do uzavření
Přesný odhad časování po trase je těžší než kdy jindy s nárůstem odporu drátě/přes. Vyhýbejte se iteracím, vylepšete PPA a zkraťte dobu do uzavření tím, že získáte viditelnost detailní trasy dříve v průběhu toku.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Představujeme Aprisa: Softwarové řešení pro umístění a trasu
Platforma Aprisa place-and-route je řešení zaměřené na detailní trasu pro výzvy moderní implementace digitálních IC.
