Přehled
Návrh obvodu
Analogový návrhový tok se smíšeným signálem poskytující zachycení návrhu, nastavení simulace, spuštění a ověření analýzy výsledků.<br/><br/>
KLÍČOVÉ vlastnosti
Zachycení Custom IC Design
S-Edit zvyšuje produktivitu při manipulaci s nejsložitějšími návrhy integrovaných obvodů. Jakmile je schéma vytvořeno, lze nastavit, spustit a výsledky analyzovat požadované analogové smíšené simulace. Poté lze k řízení procesu rozvržení použít schématické rozvržení.
Zvládne vaše nejsložitější plně přizpůsobené návrhy
- Nativní na OpenAccess
- Více pohledů na buňku pro podporu návrhu analogového smíšeného signálu včetně: zobrazení SPICE, schéma, Verilog, Verilog-A, layout, Verilog-AMS, VHDL a VHDL-AMS
- Zrychluje proces schematického rozvržení prostřednictvím SDL a ECO
- Podporováno více než 180 PDK z více než 30 sléváren
- Plně skriptovatelné a rozšiřitelné pomocí příkazového jazyka Tcl/TK
Plně vybavené schématické prostředí pro snímání
- Pokročilá podpora pole a sběrnice
- Podpora zděděných připojení
- Porovnejte dvě schémata a vizuálně zobrazí rozdíly
- Křížová sonda mezi schématem, rozvržením a zprávou Calibre LVS se zvýrazněním sítě/zařízení
- Konfigurovatelné schematické kontroly elektrických pravidel (ERC)
- Integrace s nástroji pro kontrolu revizí
- K dispozici pro Linux i Windows
Nastavení simulace, spuštění a zobrazení výsledků
- Rychlé zobrazení stavu simulace úspěšného/neúspěšné u všech simulačních běhů
- Zpět anotovat výsledky simulace DC OP a parametry střídavého malého signálu pro zařízení přímo do schématu zapojení
- Pro různé sady simulačních analýz nebo simulátorů lze definovat více testovacích stolů
- Snadné nastavení rozborů, zatáček, Monte Carlo a dalších analýz
- Sledování a agregace všech simulačních měření pro projekt
Jste připraveni dnes s někým mluvit?
Jsme připraveni odpovědět na vaše otázky.
Spojte se s naším prodejním týmem 1-800-547-3000