all
Návrhové toky
Balení polovodičů je rozhodující pro průmyslová odvětví, kde je výkon, šířka pásma a kapacita povinné.
2,5/3D polovodičová heterogenní integrace
Integrované řešení balení polovodičů poháněné kokpitem, které pokrývá vše od prototypování/plánování až po podrobnou implementaci a podepisování pro všechny současné a nově vznikající platformy pro integraci substrátů. Naše řešení vám pomohou dosáhnout vašich cílů v oblasti škálování křemíku a výkonu polovodičů.
Tisková zpráva
Siemens představuje Innovator3D IC
Siemens Digital Industries Software oznamuje Innovator3D IC, technologie, která poskytuje rychlý, předvídatelný kokpit cesty pro plánování a heterogenní integraci ASIC a čipletů pomocí nejnovějších a nejpokročilejších technologií a substrátů polovodičových obalů 2.5D a 3D na světě.
Co pohání heterogenní integraci polovodičů?
Chcete-li dosáhnout pokroku v pokročilé integraci polovodičů, musíte zvážit šest klíčových pilířů úspěchu.
Integrované prototypování a plánování podlaží na úrovni systému
Heterogenně integrované návrhy čipů/ASIC vyžadují potřebu včasného plánování montáže balíků, pokud má být dosaženo cílů výkonu, výkonu, plochy a nákladů.
Souběžný týmový design
Vzhledem ke složitosti dnešních vznikajících polovodičových balíčků musí konstrukční týmy využívat více kvalifikovaných návrhových zdrojů současně a asynchronně, aby splnily plány a řídili náklady na vývoj.
Kvalita výroby v průběhu celého procesu návrhu
Rychlejší uvedení na trh vyžaduje bezproblémovou interoperabilitu mezi klíčovými procesy směrování, ladění a vyplňování kovových ploch, které poskytují výsledky, které vyžadují minimální vyčištění podpisu.
Efektivní integrace paměti s vysokou šířkou pásma (HBM)
Díky automatizaci a inteligentní replikaci IP návrhů mají návrhy zaměřené na trhy HPC a AI zvýšenou pravděpodobnost splnění návrhových plánů a cílů kvality.
Produktivita a efektivita návrhářů
Díky složitosti dnešních balíčků IC mohou designové týmy těžit ze skutečné 3D vizualizace a úprav designu.
Podpora konstrukční kapacity a výkon
Vzhledem k tomu, že návrhy s více čipovými a ASIC se škálují do sestav s více miliony kolíků, je zásadní, aby konstrukční nástroje zvládly tuto kapacitu a zároveň poskytovaly produktivitu a použitelnost.
Pokročilé osvědčené postupy balení polovodičů
Dnes musí týmy pro návrh polovodičových obalů přijmout heterogenní integraci pomocí více čipů/ASIC, aby řešily inflexní bod vyšších nákladů na polovodiče, nižší výtěžnost a omezení velikosti mřížky.
Výzvy a řešení balení polovodičů
Objevte klíčové výzvy v oblasti balení polovodičů a prozkoumejte inovativní řešení na podporu heterogenní integrace.
