Akce a webináře Siemens EDA

In this webinar, we’ll show how adaptable add-ons let you extend Xpedition Standard on demand: pre- and post-layout signal integrity analysis (powered by HyperLynx), rigid-flex design, and advanced ECAD–MCAD co-design.

Zjistěte, jak strategie hodinového hradlování pomocí modulových reportů identifikují příležitosti kaskádové optimalizace hluboko v cestách ventilátoru a ventilátoru a maximalizují ušetřené watty za technickou hodinu, což umožňuje návrh s nízkou spotřebou energie.

Zjistěte, jak vám jazyk PSS umožňuje určit záměr ověření a použít Questa One k vytvoření náhodných testů pro vás; a ty lze „realizovat“ tak, aby fungovaly na různých platformách, nástrojích a fázích ověřování.

Prozkoumejte architekturu a mikroarchitekturu SoftMax pro vyvážení výkonu, oblasti a zdrojů pro odvozování okrajů. Objevte agilní pracovní postupy návrhu FPGA, abyste drželi krok s vyvíjejícími se algoritmy.

Objevte, jak Questa One Sim urychluje simulaci s technologií ParallelSIM, vestavěným PSS, řešením omezení VHDL, automatickým vyloučením pokrytí kódem a dalšími pro RTL, simulace na úrovni brány a pokrytí.

Tento webinář představí protokol UALink se zaměřením na jeho architekturu a klíčové funkce, které umožňují škálovatelné systémy AI; poté se ponořte do základních schopností Siemens Avery UALink Verification IP.

Tento webinář představí protokol UALink se zaměřením na jeho architekturu a klíčové funkce, které umožňují škálovatelné systémy AI; poté se ponořte do základních schopností Siemens Avery UALink Verification IP.

Objevte syntézu na vysoké úrovni a její výhody v rychlé a přesné výrobě hardwarových akcelerátorů. Pokryjeme krok za krokem návrh a ověření algoritmu Wake Word pomocí HLS.

Silové pracovní postupy vytvářejí úzká místa, která zpomalují návrhové cykly a ohrožují kvalitu. Tento webinář představuje nový přístup k synergickým ověřovacím prostředím využívajícím integrovaný ekosystém Questa™ Developer/IVE.

Objevte, jak Aprisa AI a systém Siemens EDA AI zvyšují produktivitu RTL-to-GDS 10x, efektivitu výpočetního času 3x a PPA o 10% s ML a RL, generativní a agentní AI pro zrychlené učení a automatizaci pracovních postupů EDA.

Tento webinář ukazuje, jak Questa One Property Assist mění uživatelské výzvy na optimalizované výzvy LLM, načítá řešení poskytovaná LLM, a představuje pro uživatele nejlépe generované vlastnosti SVA.

Tento webinář představuje Questa One Sim CX, inovativní simulační řešení založené na pokrytí, které přináší revoluci v ověřování UVM automatizací odvozování pokrytí a stimulů a generování předpětí do nekrytých oblastí.

Zjistěte, jak řešení Questa One DFT Verification v kombinaci s Tessent Silicon Lifecycle Solutions přináší vývoj v uživatelské zkušenosti a výkonu při řešení těchto nově vznikajících problémů s ověřováním.

Zjistěte, jak Questa One Sim FX optimalizuje chybové kampaně pomocí optimalizace seznamu chyb a možností hodnocení testů, a bezproblémovou integrací se stávajícími prostředími testbenchů, a komplexními možnostmi analýzy chyb.

Objevte, jak se Questa Verification IQ Testplan Author integruje s nástroji pro správu životního cyklu aplikací (Siemens Polarion a Jama) a poskytuje společné řešení sledovatelnosti, které transformuje váš pracovní postup ověřování

Tato relace představila transformační řešení propojených platforem s přístupy založenými na datech a integrací AI k řešení problémů, kterým čelí vzájemné závislosti, omezení a efektivita pracovních sil a zajištění kvality.

V tomto webináři prozkoumáme, jak funkční třídění poruch zvyšuje pokrytí vad. Naučte se výhody integrace funkčního třídění poruch do procesů DFT, konkrétně řešení poruch, které nelze testovat pomocí skenovacích testů.

Tato relace pokrývala Avery Verification IP for Ethernet 1.6T, Infiniband, UALink a UEC; poskytuje komplexní pokrytí protokolů, škálovatelnost a pokročilé ladění pro ověření složitých návrhů konektivity nové generace.

Tento webinář se ponoří do kritické role ověření hardwarového zabezpečení a nastíní, proč je nezbytné pro ochranu moderních návrhů FPGA od RTL až po bitový tok FPGA. Doporučeno: Bitwise od Red Balloon Security

V tomto webináři prozkoumáme sílu ladicího kódu a funkčního pokrytí, zatímco simulace RTL stále běží, a jak může interaktivní analýza pokrytí vést k výrazně rychlejšímu návrhu a spuštění testovací stanice.

Tato relace ukáže, jak urychlit analýzu hlavních příčin a snížit obrat ladění pomocí Questa Verification IQ Regression Navigator - nové generace kolaborativního ověřovacího řešení založeného na prohlížeči založeného na datech.

Tato relace se ponoří do pokročilých funkcí ověřovací IP PCIe Gen 7 společnosti Avery, včetně dynamického vytváření testbenchů, sofistikovaného generování provozu, injekce chyb a kontrol souladu s protokoly

Tento webinář se zaměří na používání SafetyScope v celém cyklu bezpečnostního návrhu: architektonická fáze, fáze RTL a fáze postsyntézy. Ukázky: Metriky FIT a ISO 26262, co když analýza k dosažení ASIL B, optimalizované seznamy chyb.

Ladění testovacích stolů může být výzvou, takže tento webinář ukáže možnosti zjednodušení a urychlení procesu, jako je základní krokování čáry, monitorování dynamických proměnných, ladění omezení a vizualizace topologie UVM

Tento webinář vás vybaví komplexními metodami dodržování předpisů v oblasti bezpečnosti a zabezpečení pro řešení současných a vznikajících požadavků na návrhy FPGA pomocí kontroly ekvivalence FPGA od RTL po bitstream.

Tato relace prozkoumá výkonné funkce Smart Regression v rámci Questa Verification IQ Regression Navigator společnosti Siemens EDA - nové generace kolaborativního ověřovacího řešení založeného na prohlížeči založeného na AI/ML datech.

Tento webinář ukáže omezení stávajícího ověřování referenčního modelu FPU C ++ vs. alternativní tok využívající formální kontrolu vlastností k efektivnímu ověření návrhů FPU; zajištění jejich přesnosti a spolehlivosti.

Zjistěte více o roli AI/ML při zvyšování produktivity ověřování. Automatizované CI zlepšuje kvalitu RTL a vývoj. Formální ověření zabezpečení zabraňuje poškození dat. Objevte nejnovější vylepšení simulace RTL.

Zjistěte, jak nový posun paradigmatu AI/ML napříč odvětvím umožňuje zvýšení produktivity funkčního ověřování s Questa One.

Připojte se k nám a diskutujte o standardech rozhraní AI/ML a o tom, jak ověřovací IP a toky nové generace Avery umožňují týmům RTL ověřovat vysoce výkonné návrhy protokolů pro 3DIC a SoC. Vylepšete své ověřovací strategie!

Tato jedinečná událost dává účastníkům místo, kde se mohou spojit s kolegy, klást otázky odborníkům, a mluvit s prodejci nabízejícími širokou škálu produktů a služeb.

Tento bezplatný seminář Verification Academy ukáže, jak využít ověřovací IP nové generace k rychlému ověření vysoce výkonných návrhů protokolů používaných na dnešních 3DIC a SoC. Bezplatný oběd v ceně.

osmóza nabízí jedinečnou příležitost spojit se a spolupracovat s odborníky na výzkum a vývoj a dalšími účastníky. Pokud máte přesvědčivý příběh o úspěchu, srdečně vás zveme, abyste to odhalili při osmóze.

Konference Verification Futures poskytuje jedinečnou kombinaci konferenčních prezentací, výstav, školení a průmyslových síťových relací věnovaných diskusi o výzvách, kterým čelí ověřování hardwaru a softwaru.

Od pohlcujících zkušeností řízených umělou inteligencí až po myšlenkové vedení na scéně DAC, Siemens předefinuje, co je v EDA možné. Připojte se k nám na DAC 2025 a prozkoumejte inovace v akci.

Kliknutím se dozvíte nové technologie a techniky, které můžete dnes přijmout, abyste zvýšili produktivitu návrhu a ověřování, a získejte náhled našeho plánu.

Kliknutím se dozvíte nové technologie a techniky, které můžete dnes přijmout, abyste zvýšili produktivitu návrhu a ověřování, a získejte náhled našeho plánu.

Série událostí osmózy je dynamickou platformou pro výměnu úspěchů dosažených aplikací formálních technik k překonání výzev ověřování a spojení s našimi zkušenými odborníky na výzkum a vývoj a koncovými uživateli.

Join us at DVCon US: attend our short workshops, luncheon, papers, and poster sessions. Visit us in booth 301 to learn how Siemens can help you engineer a smarter future faster.

Digitalization for defense, innovation that targets your mission.  Attend one of our technical sessions, stop by our booth or set-up an appointment with our team.

Visit us at multiple locations across Embedded World, see live demos and hear from our partner ecosystem. 

Discover how advanced digitalization, automation, and software are transforming electronics manufacturing. Experience how we connect design, engineering, production, and automation into one continuous digital thread.

This talk will describe how to use High-Level Synthesis (HLS) to develop customized AI accelerators, targeted at ASIC or FPGA technology. Learn how you can practically deploy AI inferencing in your edge systems.

Driving Innovations in Test from Design to Device" explores how advanced DFT strategies, like shift-left approaches and in-system testing with Tessent, ensure semiconductor reliability amidst increasing complexity.

This seminar explores how AI enhances productivity and decision-making across PCB design, simulation, verification, and manufacturing. Join experts for practical insights!

Připojte se k nám na naší akci v Severní Americe, což je vyhrazené prostředí pro výměnu nápadů, informace a osvědčené postupy, které vám umožní vést ve vaší roli a dosáhnout úspěchu se svými zákazníky.

Připojte se k nám v Mnichově, kde budou vzájemně poskytovaná technická setkání sdílena napříč celou řadou témat, abyste mohli prozkoumat nové koncepty nebo se ponořit hluboko do své základní oblasti odborných znalostí.

Objevte nejnovější ověřovací technologie, získejte poznatky od odborníků a spojte se s kolegy, abyste vytvořili chytřejší návrhy a překonali výzvy v polovodičovém průmyslu.

Objevte, jak bezkonkurenční technologie, výkon a integrace umělé inteligence společnosti Siemens Calibre podporují inovace ve fyzickém ověřování. Připojte se k nám, abyste se učili od lídrů v oboru a zlepšili své odborné znalosti v oblasti pokročilého designu polovodičů!