HyperLynx Signal Integrity

傳統上使用示波器測量信號完整性，以查看波形特性並驗證是否符合要求。傳統上用於驗證信號完整性的其他儀器包括向量網絡分析儀 (VNA) 和時域反射計 (TDR)。

一般來說，信號完整性可以定義為在電路中傳輸過程中保持電信號質量的能力。HyperLynx 訊號完整性允許使用者分析電路，以瞭解超頻、低音、鈴聲和跨音等問題。除了一般信號完整性之外，HyperLynx SI 還可用於分析特定介面，例如 DDR 和 SerDes，這些介面已定義了訊號完整性傳送/失敗指標。

HyperLynx 包含 DDRx 批次精靈，用於設計和驗證 DDRx 介面。DDRx 批次精靈是一個全面的基於 JEDEC 的實用程序，旨在帶領用戶完成模擬 DDRx 接口的整個過程，並可以支持 DDR-DDR5 和 LPDDR-LPDDR5。DDRx Batch 精靈可以在前期和後版面配置中使用，以便可設計和驗證接口。HyperLynx 包含 DRAM 元件基於 JEDEC 的計時模型，並提供一般控制器計時模型。可透過使用控制器計時模型精靈來自訂控制器計時模型。此外，HyperLynx 還為您提供控制器、DRAM 和註冊時鐘裝置 (RCD) 的通用 DDR5 IBIS-AMI 模型。這些模型是基於技術的，當供應商模型不可用時，可以用作有效的起點。

是的，HyperLynx 包含 SerDes Compliance 和 SerDes 批次精靈，專為分析高速序列連結而設計。HyperLynx 包含超過 260 個內建通訊協定，使用者能夠順暢地設計和驗證高速序列通道。Compliance 精靈旨在根據這些標準通訊協定分析序列連結，而不需供應商特定的模型。SerDes 批次精靈旨在使用供應商特定的 IBIS-AMI 模型來分析序列連結。Compliance 和 SerDes Batch 精靈都提供全面的報告，並在佈局前後設計和驗證之間的整合工作流程。此外，透過整合式全波 3D 電磁求解器可以自動檢測和解決通過結構的 3D 區域，同時還可以通過工作分配支持並行化。

HyperLynx 包括一般用途的信號和電源完整性工具，用於設計和驗證電子系統。透過使用虛擬示波器或在批次模式下，在 HyperLynx 中可以互動方式輕鬆模擬反射和雜音，使用者可以利用模擬多個網路甚至整個設計。使用者可以探索包括傳輸線路、通道、被動元件、驅動強度、終端技術和堆疊變化如何影響反射和跨音。

IBIS-AMI 代表輸入/輸出緩衝區信息規格-算法建模接口。AMI 是 IBIS 建模格式的延伸，用於模擬設備的行為，例如 SerDes 收發器均衡電路。HyperLynx 支援 IBIS-AMI 模型，以便在 SerDes 批次精靈中使用，以及用於 DDR5 和低功耗 DDR5 (LPDDR5) 模擬。

HyperLynx 可用於進行高速設計的設計和驗證。佈局前階段通常被視為設計，而後配置階段被視為驗證。HyperLynx LineSIM 允許使用者透過透過路由拓樸、驅動強度和終止方案等方式探索交換來設計介面。目標是預先佈局或設計是制定規則和限制來驅動 PCB 佈局。HyperLynx BoardSim 用於通過互動式模擬和精靈系統驗證需求來驗證這些設計限制是否已實現。

有許多關於信號和功率完整性模擬方法的思想學系。西門子建議採用漸進式驗證方法。漸進式驗證是一種方法，旨在通過 HyperLynx DRC 使用自動化設計規則檢查，快速有效地解決最簡單的問題。在識別和修復簡單的問題後，用戶可以使用基於技術的模型運行模擬。這些基本模型可根據標準來識別效能，並使用者能夠快速執行模擬，以識別可能需要進一步分析的信號。最後一步是使用供應商特定的模型執行分析。這些模型是最準確的，但也需要最大的技能和知識。通過採用漸進式驗證，更多的工程師能夠早期和頻繁地執行分析，不僅提高設計過程的效率，還可以為專家節省最艱難的問題。