Skip to main content
此頁面使用自動翻譯顯示。 是否要改為用英語檢視?
高級 PCB 求解器的 HyperLynx 屏幕截圖。

進階求解器

HyperLynx 進階求解器 (HLAS) 是用於 PCB 和 IC 封裝應用的完整電磁 (EM) 模擬工具系列。它們提供全波、混合和準靜態模擬,可以獨立執行,或作為信號和電源完整性分析流程的緊密集成部分。

EM 求解器應用

不同的應用需要不同的 EM 建模方法,以將模擬時間和資源需求保持在合理的限制內。要用於工作的正確求解器是根據要建模的結構的大小以及結構中感興趣頻率 (FOI) 的波長來確定。

當 FOI 旁邊的結構較小(通常小於 1/10 波長)時,可以將其視為「堆積」結構,並且準靜態分析將足夠,該分析 DC 和單一頻率點的結構。這種類型的分析通常用於在 10 MHz 處提取類比電路寄生物,並且通常也適用於以中等速度運行的小型 IC 封裝。

當結構大,平面和規則,頻率適中(高達幾 GHz)時,混合技術將結構分解為平面和傳輸線,並通過通道連接。這種方法是 DDR 分析常見的,其中在互連模型中包括非理想返回路徑的效果很重要。

當頻率高(通常 > 5 GHz)並且準確性至關重要時,則使用全波方法,因為它將結構建模型出最細節,並且做出最少的假設。這種方法提供最準確的結果,但也是最大的記憶體和運算密集的方法。平行模擬技術通常用於將整體工作分成可同時執行的部分,以減少完成工作所需的時間。

HyperLynx Advanced Solvers 在一個共同架構中提供所有三種模擬功能,具有相同的資料庫匯入和編輯功能,以及一組通用的後處理、視覺化和模型匯出工具。匯入設計後,您可以按一下按鈕來切換求解器,具體取決於輸出格式和準確性要求。

HyperLynx 整合和易於使用

3D 電磁模擬本身是一項關鍵技術,但它也是較大的分析過程的一部分,該過程可決定系統是否具有足夠的正運作差來可靠運行。分析個別結構可以理解並針對插入損失和跨音等電氣行為進行了解並優化它,但最終重要的是整個系統的行為,而不是其個別元素。

HyperLynx 進階求解器緊密整合 HyperLynx Signal IntegrityHyperLynx Power Integrity 作為系統層級分析工作流程的一部分,提供準確、自動化互連建模的流程。這可讓 DDR 介面、高速序列通道和交流電源完整性分析以最高等級的建模精度執行。PCB 模型會自動擷取並解決,作為這些系統層級工作流程的一部分。

使用 HyperLynx,分析流程已經建立、驗證和記錄,提供立即可使用的流程,也可以在建立自己的自訂流程時建立的基準線。HyperLynx Advanced Solvers 可以使用各種不同的輸出格式後處理資料和輸出模擬結果,以滿足您的特定需求。

HyperLynx screen shot showing the interface for Advanced Solvers integration with signal integrity and power integrity.

可擴展性能

3D 電磁模擬是一項運算和記憶體密集的工作,隨著結構大小和建模精度的上升,資源需求會顯著增加。HyperLynx 進階求解器 (HL-AS) 可讓您以兩種方式擴展求解器效能 —— 新增更多 CPU 核心,並在多台機器上分配大型模擬運行。 HL-AS 職位分配 (HL-AS JD) 可讓您分割大型工作,並在 LAN 中並行執行它們。工作分配包括一個內置的工作管理器,可讓 HyperLynx 直接分發模擬運行,並且與常用的負載管理系統兼容。

進階設計最佳化

HyperLynx Advanced Solvers 提供兩個級別的自動化設計最佳化,可讓使用者快速判斷哪些設計修改將帶來最佳設計效能。針對每個層級,使用者會定義要最佳化的結構、可修改的設計參數及其範圍,以及用於測量設計效能和目標值的測量結果。

  • 超雷恩克斯 3D 瀏覽器 (3DEX) 對參數化設計範本執行自動掃描參數分析,其中包括 BGA 斷路、電纜、單端/差分追蹤以及單端/差分通道。可以擷取、參數化和優化實際路由設計的部分。3DEX 通常會為所有輸入設計變數組合產生模擬案例;如果排列數量太大,則使用者可以選擇實際模擬的案例。3DEX 最適合排列數量少於 100 的應用程式,或者可以輕鬆識別應模擬的案例子集的應用程式。
  • HyperLynx Design Space Exploration (DSE) 在要探索的設計空間非常大(> 100,000 個或更多的排列參數),而且掃描參數分析不實際的情況下表現出色。DSE 基於 HEEDS-MDO,這是一個功能強大的通用優化套件,具有全面的建模、配合和結果可視化功能。DSE 非常高效-其先進的 SHERPA 算法通常可以調查 100,000 個排列設計空間,並通過執行少於 100 個自動選定的模擬實驗來找到可行的解決方案。
HyperLynx visual interface with design optimization showing the 3D explorer.