HyperLynx

建模和模擬通過探索電路和佈局拓樸及其行為來做出設計決策。模擬提供了一個「虛擬麵包板」，我們可以在其中連接我們想要的內容和我們想要的方式，以查看它是如何運作的。我們以互動方式更改設計並重新調整以查看設計平衡的效果。HyperLynx 模擬報告可以與所需值進行比較的關鍵設計效能測量結果，以判斷設計是否通過還是失敗以及多少。

在 PCB 佈局之前執行設計模擬，以定義用於放置和佈線板的實體設計規則。當我們的工具用於 PCB 佈局時，HyperLynx 中定義的設計限制會自動轉移到 PCB 佈局中。完成預先配置設計模擬後，設計作業利潤的預期值就會建立。

當設計複雜且邊界較小時，可能會有太多可能的設計平衡，無法透過互動式建模和模擬探索。HyperLynx 具有多個自動化最佳化工具，可根據特定效能指標來改善設計效能。根據要探索的設計空間的應用程序和大小，使用不同的方法。對於簡單的情況，swept-參數分析易於設置，並提供易於解釋的結果。在中間案例中，使用專家為基礎的算法，根據應用程序特定的知識選擇進行探索的設計替代方案。在最大、最複雜的情況下，使用回應表面技術，具有先進的演算法，可自動管理正確取樣大的設計空間和重點放在最佳效能區域之間的平衡。每個優化過程的輸出是一組改進的設計參數和規則，可以驅動到 PCB 佈局中。

使用驗證分析和模擬來確保完成的設計已準備好進行設計過程的下一個步驟。HyperLynx 在線路圖和 PCB 佈局層級執行驗證：

• 示意驗證可確保捕獲的電路功能和電力正確。如果元件接線錯誤，信號未正確終止，或設備使用不兼容的電壓水平，則投入時間和精力進行建模和模擬，沒有意義。線路圖驗證允許在設計週期中預先識別和更正這些問題（以及許多其他問題）。
• 配置後的 PCB 驗證會檢查主機板的實際佈局，以確保正確遵循設計規則，並且與最終佈局沒有意外的後果。設計規則不完美，通常不能完全遵循。HyperLynx 使用獨特的「漸進驗證」方法，分階段執行分析，每個方法比上一個階段更詳細和準確。這個獨特的流程可以盡快解決盡可能多的潛在設計問題，同時需要盡可能少量使用者分析特定的專業知識。

驗證分析不必等待線路圖或板版面配置完成-實際上，在設計過程中執行的分析越早，就越好。可以驗證和實施設計的部分，以便識別和解決問題。早期找到問題意味著設計的其他部分不會受到影響，如果僅在設計完成後執行分析時，通常是這種情況。

以規則為基礎的專家驗證取代傳統的手動設計審查，以根據可配置規則對設計進行自動掃描。這可以快速準確地識別可能的設計問題，儘管並非由基於規則的掃描器標記的所有內容都會成為問題；標記的項目需要審查並適當採取行動。以規則為基礎的驗證的好處在於分析速度快，結果指出需要審查的設計的特定區域，並且問題的識別比建模和模擬更快，更容易發生。

示意驗證

超 Lynx 線路圖分析 (HL-SA) 確保線圖在設計週期中的前面對邏輯和電力進行正確。這可以防止錯誤傳遞到模擬或板佈局中，在這些情況下找到這些問題會更難，並且需要後續重新處理設計。

PCB 佈局驗證

超 Lynx 剛果民主共和國人民共和國人民共和國共和國共和國共和國 用快速的自動化分析取代傳統易出錯的手動視覺化配置後檢查，可以找到與類比、EMI、信號和電源完整性、封裝和符合規性電氣安全問題相關的問題。HL-DRC 會建立其發現問題的詳細清單，以及顯示每個問題並以圖形方式突出顯示問題區域的能力。

HyperLynx AMS 擴展標準基於 SPICE 的電路分析，以包括機電、熱和其他領域的建模和模擬在更廣泛的系統環境中。HyperLynx AMS 採用 PCB 佈局相同的示意圖驅動，並能夠將 PCB 佈局的效果納入模擬中，為電路設計和分析提供虛擬環境，可加速您的設計和驗證過程。

超 Lynx SI 記憶體記憶體 透過將訊號完整性模擬與計時分析結合，以檢查所有訊號完整性限制和訊號之間的時間關係，為 DDR 介面提供獨特的全介面驗證。HyperLynx 執行 JEDEC 通訊協定感知、控制器特定的分析，並支援 DRAM 技術，包括 DDR3/LPDDR3、DDR4/LPDDR4 和 DDR5/LPDDR5 等。

超 Lynx SI 千兆赫 透過將自動版面擷取和 3D EM 建模與自動化合規分析通訊協定結合，讓您可以驗證設計中所有以 SERDES 為基礎的序列連結。HyperLynx 可以針對 250 多種不同的協定和變體執行詳細的通訊協定特定分析，從而提供任何 EDA 工具的最廣泛覆蓋範圍。即使您的設計包含數百個序列連結，HyperLynx 也可以分析所有連結，並告訴您哪個通過、哪些失敗以及多少。

現代設計需要電源-通常在非常低電壓下大量。高功率和低電壓意味著電源輸送網路 (PDN) 的阻抗需要非常低。HyperLynx 分析您設計 PCB 在直流和交流中的行為，以確保元件在所需的電壓和頻率下獲得所需的電源。

HyperLynx DC Drop 分析穩態電流，以確保元件接收足夠的電壓，以及電源平面和功率通道中的電流不超過安全水平。過大的電流密度可能會過熱板的區域並導致板故障。

HYPERLYNX 分離 分析確保可靠地滿足 IC 切換行為引起的額外電流的暫態需求。現代 PDN 使用分離電容階層來滿足這些需求；元件值、路由和放置是關鍵的。HyperLynx 建模完整的 PDN 結構，以確保元件能夠獲得全速運行所需的電源。

Z 規劃器企業 在設計過程中最佳化定義堆疊需求並記錄這些需求的過程，確保配置前的信號完整性模擬基於使用一致的堆疊設計方法，以最準確的層壓板資料為基礎。

Z-planner Enterprise 透過提供準確的現場求解器、損失規劃環境和完整的介電材料庫來增強堆疊設計流程，這些都在直觀的信號完整性佈局中無縫接口。這可讓使用者從一開始就建立最準確的堆疊模型。模型雙面銅粗糙度，根據材料玻璃編織計算痕跡寬度並優化順序貼合。