Tessent Advanced DFT

Tessent DefectSim

Tessent DefectSim 是用於類比，混合信號（AMS）和非掃描數字電路的晶體級缺陷模擬器。它可測量缺陷覆蓋範圍和瑕疵容忍度，非常適合高容量和高可靠性 IC。

為什麼 Tessent DefectSim?

提高 AMS 安全性、測試品質和時間。 Tessent DefectSim 取代 AMS 電路中的手動測試覆蓋範圍評估，產生客觀數據，以指導滿足品質和功能安全標準和測試覆蓋目標所需的改進。

DefectSIM 基於 TestKompress 電池感知 ATPG 中用於可掃描數字電路的晶體級缺陷注射技術，適用於包含數百或數千個晶體管的工業電路塊。

產生執行摘要，列出可能性加權缺陷覆蓋範圍、信賴間隔和矩陣列出每個瑕疵，以及是否由失敗測試限制還是數位輸出檢測到的矩陣。

與平行 CPU 上的經典 SPICE 中模擬生產測試和平面提取版面網路清單相比，大幅縮短總模擬時間。

我們評估了 Tessent DefectSim 在多個汽車 IC 上，並結論它是一種高度自動化且靈活的解決方案，可引導測試和測試設計技術的改進，並使我們可以可測量地改善類比測試的缺陷覆蓋範圍。

威姆·多巴雷, 測試及產品工程總監, 開啟半導體

白皮書

深入探討類比故障模擬對汽車功能安全的作用，並探索類比故障模擬對晶片設計和符合安全標準的挑戰、應用、優點和影響。

Tessent DefectSim 正在被注意到！從 2017 年獲得 Elektra 獎，到 2020 年「高效模擬模擬模擬」國際測試會議上的最佳論文獎。

Tessent DefectSim 測量安全關鍵 IC 所需的 ISO 26262 標準指標，以確保系統可以在沒有不合理風險的情況下運行。