泰森特產品

Tessent 類比測試將模擬測試模式開發和驗證從工程數月縮短為工程時數。這是最有效的方法，同時降低測試成本，最大限度地提高瑕疵覆蓋率。

Tessent In-System Test 提供嵌入式硬體和必要的軟體，能夠應用高品質的確定性測試模式，同時縮短測試時間與傳統邏輯 BIST 相比。

使用專利的晶片上壓縮來減少測試數據量並縮短測試時間，以最低的製造測試成本提供最高質量的確定性掃描測試。

自動產生和插入符合 IEEE 1838 的硬體，並為 3D 堆疊集成電路定義 IEEE 測試存取架構。

透過與 Tessent 串流掃描網路 (SSN) 分離核心層級和晶片級 DFT 需求，縮短 DFT 開發時間和製造測試成本。

使用 Tessent MemoryBist 實現內嵌記憶體的測試、修復、除錯和特性分析的全面自動化和整合。

針對汽車和醫療應用中使用的 IC 等安全關鍵設備的理想邏輯內建自測試解決方案，實現 ISO 26262 合規性。

結合自動化和晶片上 IP，可在車輛功能運行期間的任何點進行 IC 測試和診斷，這是 ISO 26262 標準的基本要求。

透過針對階層式 DFT 的 Tessent Platform 流程進行最佳自動化，減少 DFT 實作工作。

使用 Tessent ScanPro 將測試壓縮級別提高到 4 倍，實現階層式 DFT、邏輯 BIST 準備性以及掃描插入。

利用這款專為 IC 設計團隊開發的新軟體，簡化各種關鍵 DFT 任務。

簡化生成高覆蓋緊湊型測試組的過程。Tessent FastScan 可應用於大多數任何類型的設計，使其成為可用最多功能的 ATPG 解決方案。

為符合 IEEE 1687 IJTAG 的測試和儀器 IP 提供從各種來源的自動化和集成到 IC 設計中。

將 IEEE 1149.1 標準邊界掃描支援自動新增至任何大小或複雜性的 IC，從而減少開發工作，並縮短上市時間。

模擬類比、混合信號和非掃描數位電路的晶體級缺陷，自動化覆蓋評估，協助符合 ISO 26262 等品質標準。

Tessent IJTAG Pro 通過加速 IJTAG 模式加載/卸載，大幅降低測試成本，這對晶片、2.5/3DIC 設計至關重要，並可通過 Tessent SSN 適用於其他測試應用。它增強了 IJTAG。

應用配置感知和單元感知診斷技術，準確分類和識別在製造測試期間導致故障的缺陷位置。

在自動化互動環境中加速包含 Tessent ATPG、EDT、BIST 和/或 IJTAG 測試結構的裝置進行測試、除錯和矽性分析。

消除診斷資料中的雜訊，以確定基礎原因、識別系統性產量限制器，並選擇最佳裝置進行故障分析。

端對端 RISC-V 除錯和追蹤解決方案，包括嵌入式 IP 和軟體，旨在提供全面、高效的除錯和追蹤功能。

全面的功能監控解決方案，可查看複雜 SoC 行為，包括可配置的 IP、C ++ /Python API 和子系統生成工具，可加速複雜 SoC 的調試，驗證和優化

允許在 SoC 上運行的應用程序軟件有效監控操作。根據實際使用中收集的數據，而不僅僅在實驗室中，可以根據產品進行連續精製和優化。

使用 Tessent 解決方案確保最高的製造測試品質。將零瑕疵測試解決方案中偵測到的實體瑕疵數目最大化。

通過全面的系統內測試和故障分級解決方案，降低風險並符合所需的安全標準，確保您的產品完全符合其設計的安全關鍵應用程序。

為您的 IC 產品實作全面的安全解決方案，涵蓋測試、功能操作和系統級安全性的驗證、通訊、保護和裝置生命週期管理。

診斷和分析個別客戶退貨或批量生產數據的故障和產量數據。取得寶貴的設計和流程反饋，以提高未來流程和設計的可靠性。