Skip to main content
此頁面使用自動翻譯顯示。 是否要改為用英語檢視？
穿實驗室外套的女人在實驗室環境檢查試管

Tessent Embedded Analytics

Tessent Embedded Analytics 是 RISC-V 追蹤和除錯領域的業界領導者，可針對複雜的晶片上系統 (SoC) 進行全系統的即時偵錯和部署後分析。

快速部署，無錯誤並優化

使用 Tessent 嵌入式分析來對抗升高的驗證成本。基於 RISC-V 的設計和複雜 SoC 的製造商可以使用晶片上儀器和軟體工具的強大組合，以實現功能監控、效能分析和軟體最佳化。該解決方案無關於處理器，可在實驗室以及在現場部署系統時提供可見性和分析。

調試

比使用傳統僅軟體解決方案時，識別和解決錯誤和錯誤更快。

最佳化

找出與 CPU、記憶體和其他 SoC 元件相關的效能不足的根本原因。

部署

監控和收集系統中的數據，以進行持續分析和優化。

案例研究

Meta 為 RISCV AI 加速器構建調試解決方案

基於 RISC-V 的 AI 加速器已經改變了人工智能，但它們越來越複雜，使調試變得具有挑戰性。本簡報介紹 Tessent Embedded Analytics 如何在全面且有效率的調試和系統級測試 (SLT) 框架中使用 Tessent Embedded Analytics，以解決 RISC-V AI 加速器相關的獨特挑戰。此框架提供了調試的可擴展解決方案。

具有電路板設計和中心一個小方形的 AI 芯片圖像。
案例研究

Picocom 如何使用泰森特優化 5G SoC 和網絡

聆聽 Picocom 總裁彼得·克萊登和西門子的 Gajinder Panesar 解釋 Tessent 嵌入式分析如何提供非侵入式監控和見解，用於優化 Picocom 5G 小型電池網絡 SoC。

學生在課堂實驗室中在電腦上工作

Kalray 使用跟踪編碼器優化複雜的軟件

為了解決其複雜軟體堆疊的追蹤和除錯挑戰，Kalray 利用了西門子的 Tessent 嵌入式分析增強型追蹤編碼器 IP 模組。Kalray 使用嵌入式功能，例如分支預測和跳躍目標緩存，導致了顯著的壓縮比，從而使整個系統的性能最佳化。

Kalray 使用 Tessent 增強的追蹤編碼器最佳化複雜軟體
案例研究

西雅特如何使用 Tessent 改善調試和最佳化

聽聽 Seagate 科技先進 IP 開發工程總監理查德·博恩（Richard Bohn）描述了 Seagate 的一些挑戰，以及他們如何使用 Tessent 嵌入式分析產品來改善調試和最佳化。

觀看影片
電路板熱圖像

使用 Tessent 縮短 SoC 驗證時間

Tessent Embedded Analytics 提供了一個全面的系統層級視圖，瞭解當今 SoC 中的複雜行為。它將晶片上的數據轉化為可操作的信息，並優雅地適合任何 SoC 開發流程。聽聽產品管理總監 Geir Eide 談論如何使用 Tessent Embedded Analytics 縮短 SoC 驗證時間。

了解更多

核心新聞稿
新聞稿
all

核心與西門子合作發展 RISC-V 解決方案

Nuclei 宣布與西門子合作，為 Nuclei 的 RISC-V 處理器核心開發完整的 Tessent 解決方案。

藍色背景電路板上的處理器芯片特寫。
網路研討會
all

利用嵌入式追蹤管理 RISC-V 中的風險

觀看這個隨選網路研討會概述，瞭解如何使用處理器追蹤來改進嵌入式軟體和應用程式。

常見問題