FPGA 設計

您的 FPGA 設計流程是否準備好迎接針對最新的複雜 FPGA 的新類型設計了？您是否在使用無法搭配使用的點工具困難？您是否能夠在所需的預算內實現 QoR 目標？您的 PCB 和 FPGA 團隊是否可以合作以實現整體系統限制？

趨勢與技術

FPGA 設計與方法的新類別

FPGA 在快速發展的市場細分（例如 5G、ML 和 AI）以及安全關鍵/高可靠性設計中的使用越來越多。這類設計需要使用較新的方法，例如 HLS 或 SEE 緩解。此外，除錯和驗證這些大型設計也會帶來挑戰。

針對安全關鍵設計，Precision Hi-Rel 提供故障安全機制（偵測、遮罩、緩解），以降低因輻射、振動或其他環境條件而導致軟錯誤發生和傳播的可能性。

在 Catapult 和 Precision FPGA Synthesis 工具之間的緊密整合和更好的算術運算子估算對於實現 C++/SystemC 設計的最佳 QoR 和更快設計關閉時間至關重要。

FormalPro 與 Precision FPGA Synthesis 工具之間的整合可確保使用複雜 DSP 和 RAM 的金色 RTL 設計，對合成的閘層級網路清單進行更快速地驗證。

精密合成提供高品質的結果、業界獨特的功能，以及整合西門子 EDA FPGA 流程，這是業界最全面的 FPGA 獨立供應商解決方案。

領先業界的 C++/SystemC 高級合成，具有低功率估算/優化。設計檢查、程式碼和功能覆蓋範圍驗證加上正式使 HLS 不僅僅僅是「C-to-RTL」。

使用靜態正式驗證技術來證明設計的功能與其黃金參考相同。使用 FormalPro 可以在數小時甚至幾分鐘內驗證需要數天或幾週的設計。

Questa One 智能驗證解決方案提供 AI 支援的驗證工具，開創智能自動化，突破傳統限制，並為團隊提供無與倫比的速度、效率和可擴展性

HDL Designer 結合了深度分析功能、進階建立編輯器和完整的專案流程管理，可提高生產力並實現可重複、可預測的設計流程。

消除 FPGA 和 PCB 設計組織之間的障礙，實現更高的準確性和速度的並行設計流程。在 PCB 佈局的背景下優化 FPGA I/O。