彈射器高級合成資源庫

本講座將展示如何使用 HLS 從單一算法描述快速創建和評估 AI 加速器的多個 RTL 實現。

設計流程包括 HW/SW 共同設計和 HLS，允許開發人員將運算密集功能從嵌入式處理器上執行的軟體遷移到基於 HW 的加速器，作為鬆散耦合的總線基於周邊設備。

HLS 對晶片設計的採用是由於設計與驗證複雜度增加，以及應付市場壓力的時間。HLS 使設計師能夠縮短整體設計和驗證流程，更快地將其芯片上市。

本會議展示如何使用 HLS 建立不同類型的加速器，以及如何將它們整合到 RISC-V 處理器設計中。將使用 AI 推論算法和加密算法作為示例。

本文介紹了針對倉庫規模視頻轉碼的新加速器的大規模設計和部署。VCU 開發中採用的最先進硬件設計流程使用了 Catapult。請參閱第 3.4 節。

這個隨選培訓學習途徑將工程師介紹 C ++，HLS 以及 Catapult 用於硬件設計。

這個隨選培訓學習途徑向使用者介紹使用 SystemC 和 MatchLib 庫的 HLS 設計、調試和驗證所需的設計概念。

這個學習途徑將使用者介紹 Catapult HLV 流程，使用已知且值得信賴的技術對高級來源進行嚴格的功能驗證。

設計流程包括 HW/SW 共同設計和 HLS，允許開發人員將運算密集功能從嵌入式處理器上執行的軟體遷移到基於 HW 的加速器，作為鬆散耦合的總線基於周邊設備。

HLS 對晶片設計的採用是由於設計與驗證複雜度增加，以及應付市場壓力的時間。HLS 使設計師能夠縮短整體設計和驗證流程，更快地將其芯片上市。

本研討會使用基於 AXI 的 AI/ML 加速器來演示 HLS 如何快速從算法轉換，通過基於 C 的設計、系統級性能分析和 RTL 覆蓋關閉的全面驗證。

介紹和技術細節，以了解 HLS 如何快速準確地探索其演算法的功率/性能，快速到達 FPGA 實作以創建演示器/原型等等。

這個 8 部分的技術研討會是針對那些對 HLS 的知識很少和熟悉其概念的人而設計的人，但想要將它應用於計算機視覺和深度學習實施的真實例子。

下列影片系列提供了使用 HLS 設計簡單的 ML 加速器的簡介。

這個 5 部分的系列提供了逐步說明如何使用 Catapult Design Analyzer 來分析和視覺化合成結果，自動識別編碼樣式錯誤，以及確定最佳化瓶頸。

這部 9 部分的視頻系列提供了逐步了解使用 Catapult 高級合成使用 Catapult 高級合成將 C ++ 浮點算法完成最佳化 RTL 所需的內容。