
使用 HLS 的特定領域加速器設計
嵌入式系統需要比處理器提供更多的運算能力。硬體加速器提供解決方案。本會議探討 HLS,將 C ++ 轉換為適用於 ASIC/FPGA 的 RTL,並在機器學習和圖像處理方面的實際示例。
三月十一日上午十一時第四節
了解我們即將舉行的貿易展覽、研討會和網路研討會,涵蓋深入的 HLS 主題,例如在邊緣建置推論加速器、設計能源效率、關鍵 HLS 概念,以及在 RTL 覆蓋和測試之前轉移驗證。此處也可以訪問過去的活動。

加入我們在慕尼黑,在這裡將分享各種主題的同行技術會議,以便您可以探索新概念或深入深入探索您的核心專業領域。
涵蓋使用具有 Catapult 的 HLS4ML 環境為 ASIC 設計 CNN 的新發展。HLS4ML 的好處、實現 ASIC 部署 PPA 目標的挑戰,以及擴大 ML 應用程式範圍的持續研究。
十一月二日上午九時至九時三十分
舊金山索瑪凱悅酒店
了解 Catapult 高級合成和驗證平台如何使您能夠做更多,並且做得更好。了解人工智慧/ML、深度學習、電腦視覺、通訊、視訊等。西門子的高級合成與驗證 (HLS & HLV) 工具提供您所需的競爭優勢。
