生成 EUV 全芯片曲線遮罩可提供最大的製程時間,但是用於生產這些遮罩的技術對於全芯片邏輯製造而言仍然太慢。我們回顧了幾種僅使用反向平版技術 (ILT) 的替代方法,這些方法可提供 4 倍至 100 倍以上的運行時速度,並且具有非常相似的平版指標。
您將學到的內容:
- 為什麼逆平版印刷技術(ILT)對於 EUV 全芯片曲線遮罩生成不實用。
- 有哪些替代方法有更快的執行時間,而且還可以實現最大程序窗口。
- 如何製作曲線輸出屏蔽,運行時速度快 4 倍到 100 倍以上。

EUV 的小波長允許持續進步到更小的技術節點。Calibre EUV 為 EUV 應用程式提供完整的製造流程設計,並在各種工具中考慮 Calibre 平台中所有模型化的 EUV 效果,以實現快速準確的處理。

生成 EUV 全芯片曲線遮罩可提供最大的製程時間,但是用於生產這些遮罩的技術對於全芯片邏輯製造而言仍然太慢。我們回顧了幾種僅使用反向平版技術 (ILT) 的替代方法,這些方法可提供 4 倍至 100 倍以上的運行時速度,並且具有非常相似的平版指標。

Calibre EUV OPC 建模和多樣式設計提供全面的支援,解決高 NA EUV 的獨特挑戰,例如異形光學(用於源代碼最佳化、建模、放大倍率、MRC 和現場拼接)以及遮罩 3D 建模,以考慮高 NA EUV 的陰影效果。
Calibre 提供了包含 ILT 和曲線遮罩解決方案的全晶片 EUV 遮罩生成各種方法,特別專注於在解決重大的運行時挑戰的同時達到高平版畫質量。
Calibre EUV 流程建模利用人工智能實現下一個節點準確性 — 這是一種機器學習架構,利用以功能為基礎的受監控機器學習模型,以快速 TAT 提供競爭力的模型準確性。
Calibre 提供分條/閃光感知記憶體 EUV OPC 流程,用於製造先進的記憶體裝置。通過與 Calibre RET MEMOPC 集成,流程可確保快速的運行時間和整個陣列的校正完美一致性。