套件模擬功能

模具/封裝耦合，信號完整性/PDN 性能和熱條件的綜合分析。發現、調查和驗證 SI/PDN 問題。3D 熱模型和分析可預測電子系統內及周圍的氣流和熱傳遞。

可分析配電網路是否有電壓下降和開關噪音問題。識別潛在的直流電源輸送問題，例如過高電壓降、高電流密度、過大的通過電流和相關溫度上升，包括同時模擬信號/功率/熱衝擊。結果可以以圖形和報告格式複查。

HyperLynx SI 支援常用的 SerDes 協定的通用 SI、DDR 介面訊號完整性和時間分析、電源感知分析和合規分析。從路線前的設計探索和「如果」分析到詳細的驗證和簽署，所有這些都具有快速互動的分析，易於使用，並與封裝設計師整合。

SERDES 介面分析和最佳化包括 FastEye 圖表分析、S 參數模擬和 BER 預測。這些使用自動通道提取、介面層級通道合規驗證和佈局前的設計探索。這些功能一起將 SERDES 通道分析自動化，同時保持準確度。

對於類比設計，設計師必須模擬系統電路，包括寄生蟲。對於數位設計，設計師必須在包括寄生物的完整封裝組件上執行靜態計時分析 (STA)。Calibre xACT 提供 TSV、前後金屬以及 TSV 到 RDL 耦合的準確寄生提取。

具有多重處理功能的完整封裝模型創建，以縮短處理時間。它非常適合用於功率完整性、低頻 SSN/SSO 和完整系統 SPICE 模型生成，同時考慮皮膚對電阻和電感的影響。作為 Xpedition 基板設計師的不可或缺的一部分，所有封裝設計師都可以立即使用它。

建模異質 2.5/3D IC 封裝熱晶片封裝與封裝互作用因數個原因而非常重要。設計大型高功率裝置，例如 AI 或 HPC 處理器，而不考慮如何排出熱量，可能會在稍後導致問題，從成本、尺寸、重量和效能的角度來看，從而產生不最佳的包裝解決方案。