IC 封裝 (EDM-P) 的工程資料管理是一項新的選用功能,可為 i3D 和 XPd 資料庫提供入住/退房修訂控制。EDM-P 還管理集成「快照」文件以及用於構建設計(例如 CSV,Verilog,Lef/Def,GDSII 和 OASIS)的所有設計 IP 源文件。使用 EDM-P 允許設計團隊協作並跟踪 ICP 項目文件夾和文件的所有信息和元數據。它允許設計團隊確實驗證設計中使用了哪些來源文件,然後再進行磁帶,以消除錯誤。

半導體包裝 2504 的新功能
2504 是一個全面版本,取代了發行版本 2409 和 2409 更新 #3。2504 包含以下全新功能/功能,包括創新者 3D IC (i3D) 和 Xpedition 套件設計師 (XPd) 中的新功能/功能。
創新者 3D IC 2504 更新 1 中的新功能
2504 更新 1 是一個全面版本,取代基本版本 2504 和 2409 以及其後續的所有更新。下載完整的資料表,以了解有關此更新中的最新功能的更多信息。

創新者 3D IC 2504 更新 1
基準版本 2504 版本中引入了金屬密度計算。此更新包括用於預測封裝變形的滑動視窗平均計算。
使用此功能,您可以檢查設計區域的平均金屬密度,以查看應該添加或移除金屬的位置,以最大程度地減少基板變形的風險。
此新選項可讓設計師設定視窗大小和網格步驟。使用者也可以選取可與自訂色圖搭配使用的漸層模式,以取得漸層顏色,該漸層顏色會在顏色地圖中的固定顏色之間自動插入。
這是使用樓板平面圖作為虛擬模具的一部分,您可以在其他樓板平面圖上進行階層實例化。在 Lef/Def 導入期間,您現在可以選擇生成一個界面來執行此操作。
我們現在有一個「新增模具設計」功能,以建立基於地板平面的 VDM(虛擬模型)。新的基於樓板平面圖的 VDM 具有多線程,對於大型模具具有更高的性能。
最初發布了 2504 版本,我們匯出了介入器 Verilog 和 Lef Def,以驅動 Aprisa 等 IC 位置和路由工具,以使用鑄造廠 PDK 路由矽介入器的目的。
在此版本中,我們在提供設備等級 IC P&R 左/Def/Verilog 方面,進一步提升了這一步。
如果您的設計中有矽橋或矽介質,並且需要使用 IC P&R 工具與鑄造廠提供的 PDK 進行路由它,則這很有價值。
為此,您想要轉到 silcon 橋接/介入器設備定義,並導出帶有 padstack 定義的 LEF 和帶引腳的 DEF 作為這些 padstack 的實例,以及具有由內部網絡連接的「功能信號」端口的 Verilog,以模塊實例表示的接腳。
在此版本中,我們為此添加了功能和 GUI 支持:勾選「導出為 padstack 定義」核取方塊。
您可以提供您要在巨集上查看的圖層清單,並控制匯出接腳的名稱。
在 2504 年,我們發布了自動化草圖計劃生成的第一個步驟。
在本版本中,我們智能地形成引腳叢集,並將它們連接到模具的最佳側面,以便與草圖計劃一起逃脫。
進階叢集架構
- 實施複雜的雙階段叢集方法
- 通過雙組件分析(來源和目的地)增強引腳組織
- 智能異常檢測和過濾機制
這可提供精確且邏輯的引腳叢集結果,從而提高效率並減少手動調整。
草圖平面的起始/終點計算:
對元件之間的連接規劃方式進行了重大改進,使它們更加自然和有效率。
此版本中的草繪平面產生的一些關鍵功能包括:
- 根據接腳群組的樣式使用形狀,而不僅使用矩形
- 不規則的接腳群模式的處理
- 在草繪平面的起點和終點建立連接點,通過在元件輪廓外部逃生
尋找最佳連接點
- 考慮到由針組形成的形狀
- 定位形狀最接近元件輪廓邊緣的位置
- 選擇提供最短路徑的最佳位置
創新者 3D IC 2504 發布
i3D 現在匯入和匯出包含支援所有三個資料階段 (Blackbox、Lef/Def、GDSII) 的完整套件組件的 3Dblox 檔案。i3D 還可以編寫和編輯 3Dblox 資料,使其能夠驅動下游設計、分析和驗證生態系統。它具有一個內置的調試器,可以在 3Dblox 讀取期間識別 3Dblox 語法問題,這在處理第三方 3Dblox 文件時非常有用。
為了讓預測規劃和分析提供更可行的結果,我們推出了一系列新功能,例如原型設計電源和地面平面,以及匯入統一電源格式 (UPF) 的能力,以實現更準確的 SI/PI 和熱分析。由於測試是多晶片異質整合中的主要挑戰,因此我們整合了 Tessent 的多模具功能,以進行測試(DFT)規劃設計。
設計師現在可以在裝置和平面圖中分析金屬密度,從而開發凸紋模式,以最大程度地減少彎曲和應力。函數以數字以及覆疊繪圖中報告密度。設計師可以調整精度,以將準確度與速度進行交換。
在 2409 年推出的新用戶體驗的主要目標之一是提高設計師的生產力。作為此,我們將引入 AI 驅動的預測命令,該命令可以學習用戶如何設計和預測他們接下來可能想要使用的命令。
隨著先進的套件越來越大,包括更多應用特定的集成電路 (ASIC)、晶片和高頻寬記憶體 (HBM),連接性大幅增加,設計人員難以最佳化路由的連線能力。Innovator3D IC 的第一次發行版本可以提供連線最佳化,但很快就明顯設計超越其能力。這導致了一個新的最佳化引擎的基礎設計,該引擎可以處理新興的設計複雜性,包括差動配對。
現有的 3D 平面圖視圖是驗證設計裝置和圖層堆疊的最簡單方法。現在,使用新的 z 軸高程控制,以視覺化方式驗證裝置組件變得更容易。這會考慮到元件類型、儲存格形狀、堆疊圖層、方位和零件堆疊定義。
Xpedition 套件設計師 2504 版本
在目標軟體開發情境中持續改善互動編輯效能:
- 在大型網上移動奇怪角度軌跡 — 速度高達 77%
- 推移追蹤後,追蹤區段移動回原始位置 — 速度高達 8 倍
- 拖曳追蹤匯流排,包含巨大的網路屏蔽追蹤 — 速度高達 2 倍
- 遮光巨大的網路追蹤 — 速度高達 10 倍
- 在啟用主動清倉時,在大型包裝設計上進行強制訂單網絡的互動編輯 — 速度高達 16 倍
通常只需在設計的特定區域上需要詳細分析,例如 3 維電磁(3DEM)建模。輸出整個設計很耗時,通常可能會很慢。這項新功能允許匯出需要模擬或分析的指定版面設計區域,從而使配置和 HyperLynx 之間的資訊交換更有效率。
設計師現在可以從用於基板製造的產生 ODB++ 檔案中過濾 eTC 元件。
下載版本
注意:以下是發行重點摘要的摘要。西門子客戶應參考發布重點 支援中心 了解有關所有新功能和增強功能的詳細信息。