HyperLynx Schematic Analysis 通过在提供设计采集的同时提供自动原理图审查，无需手动查看原理图，并提高了整体工作流程效率。通过采用 “一次正确” 的设计流程，HyperLynx Schematic Analysis 降低了开发、测试和保修成本，消除了因原理图错误和不良设计实践而导致的 50-70% 的设计重做。
HyperLynx Schematic Analysis 支持使用大量的智能模型组件库对原理图上的所有网络进行全面检查。通过分析原理图中的每个网络，原理图分析为设计团队节省了数百小时的目视检查和实验室调试时间。此分析会在您的原理图冻结里程碑之前快速执行，因此布局可以最有信心地开始进行首次通过。
HyperLynx Schematic Analysis 不像本地原理图检查器那样依赖符号库；相反，它直接从您的物料清单中获取每个组件的制造商零件号，并引用根据供应商数据表构建的库来查找诸如电容降额故障、错误符号、缺失上拉等问题。示意图分析无需耗时的人工操作即可识别这些问题。最终输出是严重、缺陷和警告情况的紧凑图形表示，您可以从中直接交叉探测到原理图中进行即时解决。
逻辑示意图分析与设计捕获并行执行，错误直接在原理图中突出显示。它也可以在电子设计投放市场后对它们进行，以提高电子设计的质量，提高产量并降低产品回报。
关键规则检查
- 完成扩展网络验证（通过串联电阻、开关、交流耦合）
- 全面的多板和背板接口验证
- IO 兼容性检查最大值、最小值和逻辑阈值
- 地址和数据总线错误（MSB 到 LSB、总线源等）
- 验证外部被动需求
- 未连接的强制引脚识别
- 电源/地层连接验证
- 差分连接检查
- IO 网络连接验证（缺少驱动程序/接收器）
- 引脚功能兼容性测试（重置、I2C 交换等）
- 符号不匹配（与数据表）
- 降额电容器、电阻器和二极管
... 还有很多
