HyperLynx DRC 用快速、自动的设计规则检查取代了传统的可视化布局后检查，可快速准确地识别潜在问题，生成详细的项目清单以供交互式审查。DRC 自动运行，不会感到疲倦，也不会犯错误。
HyperLynx DRC 可以快速发现通过仿真发现困难、耗时且昂贵的问题，包括穿过反焊盘和平面分裂的信号轨迹、信号返回路径问题以及是否符合电气安全要求。HyperLynx DRC 独有的三维几何引擎使其能够快速检查复杂的物理和电气设计问题，无需专门的信号完整性专家即可解决这些问题。使用HyperLynx DRC可以快速 “解决” 尽可能多的潜在问题，这意味着在进行详细的建模和仿真时，这些时间和精力将得到充分利用。
手动设计审查充其量只能说是低效的——我们会将设计交给同时参与多个其他项目的人员审查，安排会议日期，并希望人们在仔细审查后能得到有用的反馈。但说实话 —— 这种情况到底多久发生一次？直观地查看布局既无聊又容易出错，生活中充满了更直接的压力。HyperLynx DRC 用实时运行的快速、彻底的自动电气规则检查取代了这些手动流程，因此您无需等待数天或数周才能获得反馈。它可以准确、定量地检查设计，提供精确的反馈，说明设计要求是什么、布局违规的地方以及违规程度。DRC 会生成潜在设计问题的详细列表，可以选择每个问题来将布局视图缩放到相关位置并突出显示问题。
DRC 附带了 90 多条基于域的可参数化规则，用于检查潜在的模拟、EMI、封装布局、电源完整性、信号完整性和基于合规性的电气安全问题。许多规则是多功能的，因此可以识别更多的设计问题。为特定设计设置分析仅涉及确定要检查的信号或区域，以及要应用的规则。
一旦发现、审查了潜在问题并发现需要更改布局，就需要快速、简洁地将变更传达给其他人。HyperLynx DRC 创建共享列表，通过平移和缩放显示屏自动驱动 PCB 工具显示相关区域。这样可以清楚地传达问题，并加快更改布局以解决问题清单的过程。
除了 DRC 的内置规则库外，用户还可以利用一组内置的设计对象和自动化功能，在 Python 中开发自己的自定义检查规则。DRC 快速、全面的三维结构分析引擎允许您创建规则，使用与 DRC 提供的规则相同的分析流程、报告和交叉探测机制来检查复杂的专有设计要求并报告违规行为。DRC 还具有外部自动化功能，因此，一旦有了想要使用的规则和参数，就可以驱动 DRC 对设计进行批量检查，从而进一步缩短设计审查时间并提高效率。
布局后验证是一场与时间的赛跑——布局 “完成” 的那一刻，即使在布局后设计验证完成之前，就有发布原型制造设计的压力。传统的、全面的布局后建模和仿真需要大量时间和专业知识，而且成本高昂。
HyperLynx DRC 是西门子独特 “渐进验证” 方法的第一阶段，该方法使设计人员能够以尽可能少的时间和精力尽快发现设计中尽可能多的潜在问题。如果发现了问题，DRC 可以在几分钟内找到问题，但通过仿真可能需要几天时间才能找到。当设计中存在可以快速发现的简单问题时，投入时间、精力和金钱进行复杂的仿真就没有意义了。使用DRC进行设计审查首先允许用户在进入更复杂的验证流程之前发现并解决这些问题。
